[論文レビュー] Design of High Performance MIPS Cryptography Processor Based on T-DES Algorithm

Kirat Pal Singh, Shivani Parmar|arXiv (Cornell University)|Mar 8, 2015

Coding theory and cryptography参考文献 2被引用数 161

ひとこと要約

本論文では、トリプルDES（T-DES）暗号化および複合化に最適化された高性能MIPSベースの暗号プロセッサを提示している。パイプラインアーキテクチャを採用し、209 MHzでの動作を実現している。暗号処理を高速化するため、32ビットのカスタム命令（LKLW、LKUW、CRYPT）を3つ導入しており、40nmプロセス技術を用いたXilinx Virtex-6 FPGA上でハードウェア実装された高スルーレートかつ低レイテンシの性能を達成している。

ABSTRACT

The paper describes the design of high performance MIPS Cryptography processor based on triple data encryption standard. The organization of pipeline stages in such a way that pipeline can be clocked at high frequency. Encryption and Decryption blocks of triple data encryption standard (T-DES) crypto system and dependency among themselves are explained in detail with the help of block diagram. In order to increase the processor functionality and performance, especially for security applications we include three new 32-bit instructions LKLW, LKUW and CRYPT. The design has been synthesized at 40nm process technology targeting using Xilinx Virtex-6 device. The overall MIPS Crypto processor works at 209MHz.

研究の動機と目的

• T-DES暗号処理に特化した高性能MIPSプロセッサの設計を目的とする。
• 暗号化および複合化ワークロードにおけるプロセッサスルーレートの向上とレイテンシの低減を目的とする。
• 暗号データ処理を高速化するための特別な命令（LKLW、LKUW、CRYPT）の統合を目的とする。
• 最適化されたパイプライン段階の配置により、高クロック周波数での動作を達成することを目的とする。
• 40nmプロセス技術を用いてXilinx Virtex-6 FPGA上で設計を実装・検証することを目的とする。

提案手法

• プロセッサは、209 MHzでの高周波数動作を可能にするために、段階を丁寧にバランスさせたパイプラインアーキテクチャを採用している。
• T-DESの暗号化および複合化に特化したハードウェアブロックを統合し、段階間の依存関係を明示的に処理している。
• データロードおよび暗号変換を高速化するため、MIPS命令セットに3つの新しい32ビット命令（LKLW、LKUW、CRYPT）を追加している。
• プロセッサは、Xilinx Virtex-6 FPGAデバイスをターゲットとして、40nm CMOSプロセス技術を用いて合成されている。
• ブロック図により、暗号化および複合化ユニット間のデータパスと制御フローを示しており、データ依存関係と同期を強調している。
• パイプラインは、クリティカルパス遅延を最小限に抑えるように最適化されており、高クロック周波数とスルーレートの向上を実現している。

実験結果

リサーチクエスチョン

• RQ1 どのようにすれば、T-DES暗号化および複合化において高性能を達成できるMIPSプロセッサをアーキテクチャ設計できるか？
• RQ2 RISCプロセッサ上で暗号ワークロードを高速化するために、どのカスタム命令が最も効果的か？
• RQ3 パイプライン最適化は、ハードウェア最適化された暗号プロセッサにおけるクロック周波数とスルーレートにどのように影響するか？
• RQ4 40nm CMOSプロセスを用いてFPGA上に実装されたT-DESプロセッサの実現可能な性能はどの程度か？
• RQ5 プロセッサパイプラインにおける暗号化および複合化段階間のデータ依存関係は、どのように管理されているか？

主な発見

• 40nmプロセス技術を用いてXilinx Virtex-6 FPGA上で合成した結果、プロセッサは最大209 MHzのクロック周波数を達成した。
• LKLW、LKUW、CRYPTのカスタム命令の導入により、暗号ワークロードにおける性能が顕著に向上した。
• クリティカルパス遅延を最小限に抑えることで、パイプラインアーキテクチャが成功裏に最適化され、高周波数動作が可能になった。
• 構造的なパイプライン制御により、暗号化および複合化ユニット間のデータ依存関係が効果的に処理された。
• T-DES処理において高スルーレートを要するセキュリティクリティカルなアプリケーションにおいて、プロセッサは機能的かつ効率的であると検証された。
• 実装内容に、先行研究（arXiv:1306.1916およびarXiv:1503.02304）と顕著なテキストの重複が認められ、改善は段階的であると考えられる。