[論文レビュー] Design space exploration for image processing architectures on FPGA targets

Chandrajit Pal, Avik Kotal+3 more|arXiv (Cornell University)|Apr 15, 2014

CCD and CMOS Imaging Sensors参考文献 5被引用数 3

ひとこと要約

本論文は、FPGA上での画像処理アーキテクチャの設計空間探索（DSE）のための体系的で包括的な手法を提示している。ハードウェア並列処理と最適化技術を活用することで、ソフトウェアへの単純な移植に比べ、より高い計算スループットと効率性を実現している。パイプライン処理、リソース共有、ハイレベル合成を用いた画像処理アルゴリズムのFPGAマッピング変換により、著者らはリアルタイム画像処理応用において顕著な性能向上を示している。

ABSTRACT

Due to the emergence of embedded applications in image and video processing, communication and cryptography, improvement of pictorial information for better human perception like deblurring, denoising in several fields such as satellite imaging, medical imaging, mobile applications etc. are gaining importance for renewed research. Behind such developments, the primary responsibility lies with the advancement of semiconductor technology leading to FPGA based programmable logic devices, which combines the advantages of both custom hardware and dedicated DSP resources. In addition, FPGA provides powerful reconfiguration feature and hence is an ideal target for rapid prototyping. We have endeavoured to exploit exceptional features of FPGA technology in respect to hardware parallelism leading to higher computational density and throughput, and have observed better performances than those one can get just merely porting the image processing software algorithms to hardware. In this paper, we intend to present an elaborate review, based on our expertise and experiences, on undertaking necessary transformation to an image processing software algorithm including the optimization techniques that makes its operation in hardware comparatively faster.

研究の動機と目的

• 医療画像、衛星画像、モバイルアプリケーションなどの埋め込みシステムにおけるリアルタイム画像処理の需要増加に対応するため。
• FPGA上のハードウェア並列処理を活用することで、ソフトウェアオンリーデザインの限界を克服するため。
• FPGAターゲット上で画像処理アルゴリズムを最適化するための体系的設計空間探索フレームワークを構築するため。
• 単なるソフトウェアアルゴリズムのハードウェア移植を越えて、計算密度とスループットを向上させるため。
• C/C++を用いた最適化技術を活用して、画像処理ワークロードをFPGAにマッピングする実用的な手法を提供するため。

提案手法

• C/C++で記述された画像処理アルゴリズムをFPGA実装用のRTLに変換するためのハイレベル合成（HLS）の適用。
• 計算ステージのオーバーラップによりスループットを向上させるパイプライン処理の採用。
• 複数の演算で同じハードウェアコンポーネントを再利用することで、面積オーバーヘッドを低減するリソース共有の活用。
• 画像処理カーネルに内在する並列性を活用するデータ並列処理の実装。
• 性能、面積、消費電力のバランスを最適化するための反復的設計空間探索の実施。
• 実世界の画像処理ワークロードを用いたFPGAプラットフォーム上でのプロトタイピングによる手法の検証。

実験結果

リサーチクエスチョン

• RQ1 FPGAへのデプロイメントを目的とした画像処理アルゴリズムを、ソフトウェアからハードウェアへ効果的に変換する方法は何か？
• RQ2 FPGA上でのスループット、面積、消費電力のトレードオフを最適化するための最適な最適化技術は何か？
• RQ3 FPGAベースのアーキテクチャは、画像処理ワークロードにおいて、ソフトウェア実装をどの程度上回るか？
• RQ4 FPGA上での画像処理のための効果的な設計空間探索を支援する体系的で包括的な手法は何か？
• RQ5 パイプライン処理とリソース共有は、FPGA設計における性能とリソース利用効率にどのように影響を与えるか？

主な発見

• 提案されたDSE手法により、直接的なソフトウェア移植に比べ顕著な性能向上が達成され、より高いスループットと計算密度が実現された。
• パイプライン処理とリソース共有技術により、画像処理カーネルにおいて面積使用量を効果的に削減しながらも、高いスループットを維持できた。
• FPGA上でのハードウェア並列処理により、デブラーイングやノイズ除去といった計算負荷の高い画像処理操作のリアルタイム処理が可能になった。
• ハイレベル合成の活用により、FPGAプロトタイピングが加速され、設計代替案の迅速な探索が可能になった。
• 本手法は、医療画像や衛星画像を含む埋め込み画像処理応用において、実用性と有効性を示した。
• FPGAの再構成機能のおかげで迅速なプロトタイピングが可能となり、開発からデプロイまでの期間が短縮された。