[論文レビュー] Design Space Exploration to Find the Optimum Cache and Register File Size for Embedded Applications

Mehdi Alipour, Mostafa E. Salehi+1 more|arXiv (Cornell University)|May 9, 2012

Parallel Computing and Optimization Techniques参考文献 25被引用数 13

ひとこと要約

本稿では、計算集約的ネットワーク応用を対象とする組み込みプロセッサの最適なキャッシュおよびレジスタファイルサイズを特定するためのデザインスペース探索手法を提案する。サイクル単位の正確なシミュレーションを用いて、性能、面積、消費電力のトレードオフを分析することで、より大きなサイズがレイテンシおよびリソースオーバーヘッドを増加させることで性能が低下するようになる「飽和点」を同定し、組み込みシステムにおける最適効率のサイズ閾値を確立する。

ABSTRACT

In the future, embedded processors must process more computation-intensive network applications and internet traffic and packet-processing tasks become heavier and sophisticated. Since the processor performance is severely related to the average memory access delay and also the number of processor registers affects the performance, cache and register file are two major parts in designing embedded processor architecture. Although increasing cache and register file size leads to performance improvement in embedded applications and packet-processing tasks in high traffic networks with too much packets, the increased area, power consumption and memory hierarchy delay are the overheads of these techniques. Therefore, implementing these components in the optimum size is of significant interest in the design of embedded processors. This paper explores the effect of cache and register file size on the processor performance to calculate the optimum size of these components for embedded applications. Experimental results show that although having bigger cache and register file is one of the performance improvement approaches in embedded processors, however, by increasing the size of these parameters over a threshold level, performance improvement is saturated and then, decreased.

研究の動機と目的

• 組み込みプロセッサにおける性能を最大化する最適なキャッシュおよびレジスタファイルサイズを特定すること。
• 組み込みシステムにおける性能向上、面積オーバーヘッド、消費電力のトレードオフを分析すること。
• キャッシュおよびレジスタファイルサイズを増加させても性能向上が得られなくなる「限界効果の減少点」を特定すること。
• 高パケット処理ワークロードを有する組み込みアプリケーションに特化した、体系的なデザインスペース探索手法を提供すること。

提案手法

• 設定可能なキャッシュおよびレジスタファイルサイズを有するプロセッサモデル上で、組み込みアプリケーションのサイクル単位の正確なシミュレーションを実施する。
• 定義されたデザインスペース内でキャッシュおよびレジスタファイルサイズを体系的に変化させ、性能への影響を評価する。
• 実行時間、メモリアクセスレイテンシ、エネルギー消費量といった主要メトリクスを、さまざまな設定において測定する。
• 性能の飽和分析を用いて、さらなるサイズ増加が利益をもたらさないか、あるいは性能を低下させるようになる閾値を検出する。
• 面積および消費電力モデルを適用してリソースオーバーヘッドを推定し、トレードオフを定量化する。
• 性能結果とアーキテクチャ的パrameterを相関させることで、最適なサイズ推奨値を導出する。

実験結果

リサーチクエスチョン

• RQ1 過度な面積および消費電力オーバーヘッドを伴わずに、組み込みネットワーク応用において性能を最大化する最適なキャッシュサイズは何か？
• RQ2 どのレジスタファイルサイズで性能向上が頭打ちまたは低下を始めるか？
• RQ3 キャッシュおよびレジスタファイルサイズの増加が、メモリアクセスレイテンシおよび全体のシステムスループットに与える影響は何か？
• RQ4 高トラフィックパケット処理ワークロードにおけるキャッシュおよびレジスタファイルサイズの性能飽和点は何か？
• RQ5 組み込みプロセッサにおいて、キャッシュおよびレジスタファイルサイズの増加に伴い、面積および消費電力の消費量はどのように変化するか？

主な発見

• キャッシュサイズが特定の閾値を超えると、性能向上が飽和し、さらなる増加は利益をもたらさない。
• レジスタファイルサイズが大きすぎると、アクセスレイテンシの増加およびリソース競合により、性能が低下する。
• コンponentのサイズと性能の間に非線形関係が存在し、明確な最適サイズ範囲が特定可能である。
• 最適なキャッシュおよびレジスタファイルサイズは、特定の組み込みアプリケーションおよびワークロード特性に応じて異なる。
• 飽和点を超えると、より大きなサイズは性能向上なしに面積および消費電力の消費量を増加させ、非効率になる。
• 本研究では、性能が低下し始める明確なサイズ閾値を同定し、組み込みプロセッサアーキテクトに実用的な設計指針を提供する。