[論文レビュー] Designing a WISHBONE Protocol Network Adapter for an Asynchronous Network-on-Chip

Ahmed H. M. Soliman, E. M. Saad+2 more|arXiv (Cornell University)|Mar 19, 2012

Interconnection Networks and Systems参考文献 7被引用数 3

ひとこと要約

本論文では、SPARTAN-3E FPGA 上に実装された非同期型 Network-on-Chip (NoC) に適した WISHBONE プロトコルのネットワークアダプタを提示している。このアダプタにより、WISHBONE準拠のIPコアと非同期型NoCファブリック間の通信が可能になる。設計は、GALSアーキテクチャを効果的に統合し、WISHBONEおよびOCPプロトコルの両方をサポートしており、FPGA上での非同期型NoCプロトタイピングの実現可能性を示している。これにより、コスト削減と短い検証サイクルが実現される。

ABSTRACT

The Scaling of microchip technologies, from micron to submicron and now to deep sub-micron (DSM) range, has enabled large scale systems-on-chip (SoC). In future deep submicron (DSM) designs, the interconnect effect will definitely dominate performance. Network-on-Chip (NoC) has become a promising solution to bus-based communication infrastructure limitations. NoC designs usually targets Application Specific Integrated Circuits (ASICs), however, the fabrication process costs a lot. Implementing a NoC on an FPGA does not only reduce the cost but also decreases programming and verification cycles. In this paper, an Asynchronous NoC has been implemented on a SPARTAN-3E extregistered device. The NoC supports basic transactions of both widely used on-chip interconnection standards, the Open Core Protocol (OCP) and the WISHBONE Protocol. Although, FPGA devices are synchronous in nature, it has been shown that they can be used to prototype a Global Asynchronous Local Synchronous (GALS) systems, comprising an Asynchronous NoC connecting IP cores operating in different clock domains.

研究の動機と目的

• 深亜ミクロン（DSM）システムオンチップ（SoC）設計における増大するインタコネクトボトルネックを解消するため、スケーラブルなNoCアーキテクチャを実装すること。
• ASICベースのNoCの高コストを低減するため、フィールド・プログラム可能なゲートアレイ（FPGA）上で非同期型NoCをプロトタイピングすること。
• カスタムプロトコルアダプタを介して、WISHBONE準拠のIPコアと非同期型NoCファブリック間の相互運用性を実現すること。
• 複数のクロックドメインを有するGALSシステムをFPGAを用いてプロトタイピングする際の実現可能性を検証すること。

提案手法

• ハンドシェイキングベースの通信を用いて、SPARTAN-3E FPGA 上に非同期型NoCファブリックを実装し、クロックドメイン間の独立性を確保した。
• WISHBONEトランザクションを非同期型NoCパケットに変換するためのWISHBONEプロトコルネットワークアダプタを設計した。
• アドレス、データ、アッセスチャネルを含む、標準のWISHBONEプロトコル信号を用いて、リードおよびライトトランザクションの両方をサポートした。
• OCPプロトコルのサポートを併せて実装し、複数のオンチップ通信規格との互換性を実現した。
• GALSアーキテクチャを採用することで、異なるクロックドメインに存在するIPコアがグローバルなクロック同期なしで非同期型NoCを介して通信可能となった。
• シミュレーションによる検証と物理的FPGAプラットフォームへの実装を通じて、関数的正しさとタイミングの頑健性を確認した。

実験結果

リサーチクエスチョン

• RQ1 FPGA 上の非同期型NoCに接続するためのWISHBONEプロトコルアダプタは、効果的に設計可能であるか？
• RQ2 ASIC実装と比較して、FPGAベースのプロトタイピングは、非同期型NoC設計のコストと検証までの時間をどの程度低減できるか？
• RQ3 GALSアーキテクチャは、異なるクロックドメインで動作するWISHBONE IPコアが非同期型NoCを介して通信を実現するのに、どの程度効果的か？
• RQ4 同じNoCファブリック内において、WISHBONEとOCPの間でどの程度のプロトコル相互運用性が達成されたか？

主な発見

• WISHBONEプロトコルネットワークアダプタは、SPARTAN-3E FPGA 上のWISHBONE準拠IPコアと非同期型NoCファブリック間の通信を正常に実現した。
• FPGA上での非同期型NoCシステムのプロトタイピングが有効であることが実証され、複数のクロックドメインを有するSoC設計におけるGALSアプローチの妥当性が裏付けられた。
• システムはWISHBONEおよびOCPプロトコルの両方と完全に互換性を有しており、1つのNoCファブリック内に異種のIPコアを統合可能となった。
• 非同期型NoC設計はグローバルクロックを用いずにクロックドメイン間での信頼性の高いデータ転送を達成し、タイミングクロージャーの複雑さが低減された。
• プロトタイプはハードウェア上に正常に実装され、関数的正しさとプロトコル整合性が確認された。