[論文レビュー] Development of CMOS pixel sensors for tracking and vertexing in high energy physics experiments

S. Senyukov, J. Baudot+10 more|arXiv (Cornell University)|Feb 10, 2014

Particle Detector Development and Performance参考文献 10被引用数 5

ひとこと要約

本論文では、高エネルギー物理学のトラッキングおよびバーテックス検出を目的としたCMOSピクセルセンサ（CPS）の開発を報告する。商業的0.18 µm CMOSプロセスを活用することで、ピクセルピッチが20 µm未塔、1層あたりの材料予算が0.2–0.3% X₀に達した。主な結果として、粒子検出効率が99.5%以上、誤検出率が10⁻⁵未塔、1点分解能が約5 µmに達し、MISTRALアーキテクチャがALICE-ITSおよびCBM-MVDのアップグレードに有効であることが検証された。

ABSTRACT

CMOS pixel sensors (CPS) represent a novel technological approach to building charged particle detectors. CMOS processes allow to integrate a sensing volume and readout electronics in a single silicon die allowing to build sensors with a small pixel pitch ($\sim 20 μm$) and low material budget ($\sim 0.2-0.3\% X_0$) per layer. These characteristics make CPS an attractive option for vertexing and tracking systems of high energy physics experiments. Moreover, thanks to the mass production industrial CMOS processes used for the manufacturing of CPS the fabrication construction cost can be significantly reduced in comparison to more standard semiconductor technologies. However, the attainable performance level of the CPS in terms of radiation hardness and readout speed is mostly determined by the fabrication parameters of the CMOS processes available on the market rather than by the CPS intrinsic potential. The permanent evolution of commercial CMOS processes towards smaller feature sizes and high resistivity epitaxial layers leads to the better radiation hardness and allows the implementation of accelerated readout circuits. The TowerJazz $0.18 μm$ CMOS process being one of the most relevant examples recently became of interest for several future detector projects. The most imminent of these project is an upgrade of the Inner Tracking System (ITS) of the ALICE detector at LHC. It will be followed by the Micro-Vertex Detector (MVD) of the CBM experiment at FAIR. Other experiments like ILD consider CPS as one of the viable options for flavour tagging and tracking sub-systems.

研究の動機と目的

• 高エネルギー物理学実験におけるバーテックス検出およびトラッキングに適した、高い空間分解能と低い材料予算を有するCMOSピクセルセンサ（CPS）の開発。
• 50 µmピクセルピッチおよび約1% X₀の材料予算を有するハイブリッドピクセルデバイスの制限を克服し、インパクトパラメータ分解能を向上。
• コスト削減および放射線耐性・読み出し速度の向上を図るため、商業的CMOSプロセス（例：TowerJazz 0.18 µm）を活用。
• LHC（ALICE-ITS）およびFAIR（CBM-MVD）の将来のデバイスアップグレードに向け、放射線環境およびビームテストにおけるCPSの性能を検証。
• ノイズ低減と検出効率の最大化を目的として、単一列および二重列ローリングシャッタ読み出し（列末段ディスクリミネータを介して）の読み出しアーキテクチャを最適化。

提案手法

• エピタキシャル層を有する高抵抗率（約400 Ω·cm）のTowerJazz 0.18 µm CMOSプロセスを用いて、プロトタイプCPSチップ（MISTRALおよびASTRAL）をフォトリソグラフィで製造。
• センサと読み出し回路を1枚のシリコンダイに統合し、ピクセル内にプリアンプ、シェーパー、ディスクリミネータを実装することで、センサと読み出し回路の統合を実現。
• 列末段ディスクリミネータを介した二重列ローリングシャッタ読み出しを採用し、高速かつ低ノイズの読み出しを実現するとともに、クロストークを低減。
• プリアンプの入力トランジスタのゲート寸法を拡大することで、ランダムテレグラフノイズ（RTS）を抑制するノイズ低減技術を適用。
• 固定パターンノイズ（FPN）および時間的ノイズ（TN）の測定をラボテストで実施し、DESYでの電子ビームを用いたビームテストにより、検出効率および誤検出率を評価。
• ノイズ分布およびしきい値依存性の解析を通じて、ディスクリミネータの設定を最適化し、SNR性能が維持されることを確認。

実験結果

リサーチクエスチョン

• RQ1 0.18 µm CMOSプロセスを用いたCMOSピクセルセンサは、ALICE-ITSおよびCBM-MVDのアップグレードに適した十分な放射線耐性および読み出し速度を有するか。
• RQ2 ピクセル内トランジスタのゲートサイズを小さくすることで、ランダムテレグラフノイズ（RTS）をどれほど低減でき、誤検出率を10⁻⁵未塔に抑えることができるか。
• RQ3 0.18 µm CMOSプロセスを用いた22×33 µm²ピクセルのCMOSピクセルセンサが達成可能な1点分解能はどの程度か。
• RQ4 列末段ディスクリミネータを介した二重列ローリングシャッタ読み出しは、クロストークおよびノイズを低減しつつ、99.5%以上の粒子検出効率を維持できるか。
• RQ5 CPSの材料予算（1層あたり0.2–0.3% X₀）は、ハイブリッドピクセルデバイスと比較してインパクトパラメータ分解能にどのような影響を及えるか。

主な発見

• MISTRALアーキテクチャは、ディスクリミネータしきい値の広い範囲で99.5%を超える粒子検出効率を達成し、ビームテストにおける堅牢な性能が確認された。
• 入力トランジスタのゲートサイズ最適化により、誤検出率が10⁻⁵未塔にまで低減され、RTSノイズが効果的に抑制された。
• 22×33 µm²ピクセルを有するCPSの1点分解能は約5 µmと推定され、ALICE-ITSアップグレードの要件を満たしていることが確認された。
• MISTRALアーキテクチャの上流部分（列末段ディスクリミネータを介した二重列ローリングシャッタ読み出し）は、ビームテストおよびラボテストで正常に動作が確認された。
• MIMOSA-22THR-Bチップで観測されたクロストーク効果は、二重列読み出しにおける複数ライン相互作用に起因すると特定され、今後のプロトタイプで解消される見込みである。
• TowerJazz 0.18 µm CMOSプロセスは、高レート物理学用途に適した十分な放射線耐性および読み出し速度を示し、2014年から本格的なCPS生産を支援するものとなった。