[論文レビュー] Doping profile engineered triple heterojunction TFETs with 12 nm body thickness

Chin-Yi Chen, Hsin-Ying Tseng+5 more|arXiv (Cornell University)|Oct 24, 2020

Advancements in Semiconductor Devices and Circuit Design参考文献 73被引用数 12

ひとこと要約

本論文は、12 nmのボディ厚さを有するドーピングプロファイルを最適化した三重ヘテロジャンクショントンネル場効果トランジスタ（THJ-TFET）を提案し、TFETにおける低ON電流の制限を克服することを目的としている。インテグリティチャネルをPNPNドーピングプロファイルに置き換えることで、トンネル効果の電界を強化し、ボディ厚さへの感受性を低減し、0.3 VのVGSで40 mV/decのサブスレッショルドスイープおよび325 µA/µmのON電流を達成した。これは、原子的モード空間量子輸送シミュレーションを用いて実現可能なプロセス制約のもとで高い性能を示している。

ABSTRACT

Triple heterojunction (THJ) TFETs have been proposed to resolve the low ON-current challenge of TFETs. However, the design space for THJ-TFETs is limited by fabrication challenges with respect to device dimensions and material interfaces. This work shows that the original THJ-TFET design with 12 nm body thickness has poor performance, because its sub-threshold swing is 50 mV/dec and the ON-current is only 6 $\mu A/\mu m$. To improve the performance, the doping profile of THJ-TFET is engineered to boost the resonant tunneling efficiency. The proposed THJ-TFET design shows a sub-threshold swing of 40 mV/dec over four orders of drain current and an ON-current of 325 uA/um with VGS = 0.3 V. Since THJ-TFETs have multiple quantum wells and material interfaces in the tunneling junction, quantum transport simulations in such devices are complicated. State-of-the-art mode-space quantum transport simulation, including the effect of thermalization and scattering, is employed in this work to optimize THJ-TFET design.

研究の動機と目的

• 12 nmボディ厚さを有する従来のPINドーピングTHJ-TFETは、低ON電流と高いサブスレッショルドスイープを示すため、その性能を改善すること。
• トンネル接合における強い電界を維持できるようにドーピングプロファイルを再設計することで、デバイス性能がボディ厚さに依存することを是正すること。
• 材料ドーピング制限、量子井戸幅、結晶成長方向などの実際のプロセス制約のもとでTHJ-TFETの設計を最適化すること。
• 散乱および熱化効果を考慮した量子輸送シミュレーションを用いて、低電源電圧（VDD = 0.3 V）での高性能を達成すること。

提案手法

• 複雑なヘテロ構造におけるキャリア輸送をモデル化するため、10軌道sp3d5s*タイトバインディング基底を用いたNEMO5ツールを用いた原子的モード空間量子輸送シミュレーションを実施した。
• 電子-電子および電子-格子振動散乱を含む非平衡量子輸送シミュレーションを用い、複数の量子井戸におけるトンネルダイナミクスを正確に捉えた。
• インテグリティチャネルをPドープInPとNドープInAsに置き換えることでPNPNドーピングプロファイルを設計し、トンネル効果の電界を増強し、ボディ厚さへの依存性を低減した。
• ZrO2ゲートオキサイド（κ = 15）とエアスペーサーを用い、チャネルの輸送方向を⟨100⟩、閉じ込め方向を⟨011⟩に設定して、ON状態（VGS = 0.3 V）におけるデバイス性能をシミュレートした。
• P-InPチャネルドーピング密度（1×10¹⁶ 〜 2×10¹⁹ cm⁻³）を変化させた場合の従来のPINプロファイルと最適化されたPNPNプロファイルを比較し、最適な性能を特定した。
• 2次元チャネルポテンシャルおよびバンド図の分析により、高ドーピング密度における性能向上の物理的起源を解明した。

実験結果

リサーチクエスチョン

• RQ1 12 nmボディ厚さを有する従来のPINドーピングTHJ-TFETは、どのように動作するのか？ また、薄いデバイスと比較して性能が劣化する理由は何か？
• RQ2 インテグリティチャネルをPNPNドーピングプロファイルに置き換えることで、厚いTHJ-TFETにおけるトンネル効果の電界およびサブスレッショルドスイープにどのような影響を与えるか？
• RQ3 P-InPチャネルドーピング密度が2×10¹⁹ cm⁻³に達した際に、なぜON電流が顕著に向上するのか？ その背後にある物理的メカニズムは何か？
• RQ4 最適化された設計における量子閉じ込め、共鳴状態、トンネル窓の整合性がデバイス性能にどのように影響を与えるか？
• RQ5 散乱および熱化効果を考慮した原子的量子輸送シミュレーションは、複雑なTHJ-TFETの性能をどれほど正確に予測できるか？

主な発見

• 12 nmボディ厚さを有する従来のPINドーピングTHJ-TFETは、VGS = 0.3 Vで50 mV/decの低いサブスレッショルドスイープと、わずか6 µA/µmのON電流を示した。
• PNPNドーピングTHJ-TFETは、ドレイン電流が4オクターブにわたり40 mV/decのサブスレッショルドスイープを達成し、デバイスのスティープネスが顕著に向上した。
• P-InPチャネルを2×10¹⁹ cm⁻³にドーピングした場合、VGS = 0.3 VでON電流が325 µA/µmに増加し、PIN設計比で54倍の向上を達成した。
• 高P-InPドーピングにおける性能向上は、チャネル-酸化膜界面付近の垂直電界が強化され、チャネル端縁におけるトンネル障壁が低下するためである。
• すべてのPNPNドーピングケースにおいて、InAs量子井戸内の共鳴状態がトンネル窓内に整合しており、一貫した共鳴トンネル効率が維持されている。
• 2次元チャネルポテンシャルおよびバンド図の分析から、高ドーピング密度（2×10¹⁹ cm⁻³）がチャネル端縁におけるチャネル障壁を顕著に低減させ、中心部の障壁が増加しても低い抵抗のトンネルパスを形成することが確認された。