[論文レビュー] DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips

Ataberk Olgun, Hasan Hassan+7 more|arXiv (Cornell University)|Nov 10, 2022

Security and Verification in Computing被引用数 3

ひとこと要約

DRAM Bender は、柔軟で拡張性のある API を通じて最新の DRAM チップに直接、低レベルでアクセスできるオープンソースで FPGA ベースのインfra です。研究者が細かいタイミング制御で任意の DRAM コマンドを発行でき、C++ および Python インターフェースをサポートしており、DDR3 および DDR4 対応の 5 つの FPGA ボードに正常に移植されており、拡張された RowHammer ビット反転検出を含む、DRAM の挙動に関する新たな知見をもたらしています。

ABSTRACT

To understand and improve DRAM performance, reliability, security and energy efficiency, prior works study characteristics of commodity DRAM chips. Unfortunately, state-of-the-art open source infrastructures capable of conducting such studies are obsolete, poorly supported, or difficult to use, or their inflexibility limit the types of studies they can conduct. We propose DRAM Bender, a new FPGA-based infrastructure that enables experimental studies on state-of-the-art DRAM chips. DRAM Bender offers three key features at the same time. First, DRAM Bender enables directly interfacing with a DRAM chip through its low-level interface. This allows users to issue DRAM commands in arbitrary order and with finer-grained time intervals compared to other open source infrastructures. Second, DRAM Bender exposes easy-to-use C++ and Python programming interfaces, allowing users to quickly and easily develop different types of DRAM experiments. Third, DRAM Bender is easily extensible. The modular design of DRAM Bender allows extending it to (i) support existing and emerging DRAM interfaces, and (ii) run on new commercial or custom FPGA boards with little effort. To demonstrate that DRAM Bender is a versatile infrastructure, we conduct three case studies, two of which lead to new observations about the DRAM RowHammer vulnerability. In particular, we show that data patterns supported by DRAM Bender uncovers a larger set of bit-flips on a victim row compared to the data patterns commonly used by prior work. We demonstrate the extensibility of DRAM Bender by implementing it on five different FPGAs with DDR4 and DDR3 support. DRAM Bender is freely and openly available at https://github.com/CMU-SAFARI/DRAM-Bender.

研究の動機と目的

• 既存のオープンソース DRAM テスティングインfraの制限を是正すること。これらは古くなりすぎており、使いにくいか、低レベルの DRAM アクセスを制限している。
• 研究者が実際の DRAM チップに対して、コマンドの順序とタイミングを完全に制御できる実験的調査を可能にすること。
• 新しい DRAM インターフェースや FPGA ボードを最小限の作業で容易にサポートできるモジュラーで拡張性のある設計を提供すること。
• 直接的なハードウェア実験を通じて、DRAM の信頼性、セキュリティ、パフォーマンス、エネルギー効率に関する新たな発見を促進すること。

提案手法

• ユーザープログラムが DRAM チップの低レベルインターフェースを直接露出するモジュラーな FPGA ベースのインfraの設計。
• 制限のない C++ および Python API の実装により、任意のコマンド順序と 10 ns 未満の時間分解能を実現。
• DRAM プロトコルの詳細を抽象化しながらも、低レベル制御を保持する階層的なハードウェア・ソフトウェアスタックの使用。
• 再利用可能なコンポーネントを用いて、複数の FPGA ボード（Xilinx および Bittware）と DDR3/DDR4 インターフェースを柔軟にサポート。
• シャント抵抗、高精度電流センサ、マルチメータを用いた電力測定セットアップを現在開発中。
• 将来の DRAM インターフェース（例：DDR5 やパケット化された 3D ステッキング DRAM）のサポートを可能にする拡張性の設計。

実験結果

リサーチクエスチョン

• RQ1 新しいオープンソースの FPGA ベースのインフラは、細かいタイミング制御で最新の DRAM チップに直接、低レベルでアクセス可能か？
• RQ2 制限のないコマンド順序とデータパターンを用いることで、RowHammer ビット反転のような DRAM の挙動に関する新たな知見は得られるか？
• RQ3 このようなインフラは、新しい DRAM インターフェース（例：DDR5）や新しい FPGA プラットフォームにどの程度簡単に拡張可能か？
• RQ4 このインフラの柔軟性は、既存のツールと比較して、未公開の DRAM 挙動の発見をどの程度向上させるか？
• RQ5 このインフラは、最小限の移植作業で多様な FPGA 硬貨プラットフォームに展開・効果的に使用可能か？

主な発見

• DRAM Bender は 10 ns 未満の時間分解能で任意の DRAM コマンド順序を実行でき、既存のツール（例：LiteX RowHammer Tester）の最小 10 ns の遅延制限を上回っている。
• カスタムデータパターンを用いることで、従来報告されたものよりも多くの RowHammer 由来のビット反転を特定し、以前に発見されていなかった脆弱性を明らかにした。
• このインフラは、2 つの Xilinx および 3 つの Bittware ファミリの FPGA ボードに正常に移植されており、ハードウェアの移植性と拡張性の高さを実証した。
• モジュラー設計により、新しい DRAM インターフェースや FPGA プラットフォームへの統合が最小限のコード変更で容易に可能である。
• シャント抵抗と高精度センサを用いた電力測定セットアップが開発中であり、エネルギー効率に関する研究を可能にする。
• C++ および Python の両方の API をサポートしており、新規実験の開発時間の短縮と使いやすさの向上が著しく実現された。