[論文レビュー] Dynamic FPGA Detection and Protection of Hardware Trojan: A Comparative Analysis

Amr Alanwar, Mona A. Aboelnaga+3 more|arXiv (Cornell University)|Nov 3, 2017

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 21被引用数 4

ひとこと要約

本論文は、ゴールデンリファレンス設計を必要とせず、動的部分再構成とランタイムモニタリングを活用してFPGAにおけるハードウェアトロイのランタイム検出および保護メカニズムを提案する。単純な手法は無視できるオーバーヘッドを示す一方、高度な技術は遅延と消費電力の増加を伴うが、FPGA実装を通じて実用性が検証されている。

ABSTRACT

Hardware Trojan detection and protection is becoming more crucial as more untrusted third parties manufacture many parts of critical systems nowadays. The most common way to detect hardware Trojans is comparing the untrusted design with a golden (trusted) one. However, third-party intellectual properties (IPs) are black boxes with no golden IPs to trust. So, previous attempts to detect hardware Trojans will not work with third-party IPs. In this work, we present novel methods for Trojan protection and detection on field programmable gate arrays (FPGAs) without the need for golden chips. Presented methods work at runtime instead of test time. We provide a wide spectrum of Trojan detection and protection methods. While the simplest methods have low overhead and provide limited protection mechanisms, more sophisticated and costly techniques are introduced that can detect hardware Trojans and even clean up the system from infected IPs. Moreover, we study the cost of using the FPGA partial reconfiguration feature to get rid of infected IPs. In addition, we discuss the possibility to construct IP core certificate authority that maintains a centralized database of unsafe vendors and IPs. We show the practicality of the introduced schemes by implementing the different methodologies on FPGAs. Results show that simple methods present negligible overheads and as we try to increase security the delay and power overheads increase.

研究の動機と目的

• ゴールデンリファレンス設計が利用できないFPGAベースのシステムにおける信頼できない第三者IPコアの増加する課題に対処すること。
• 事前に信頼できる設計が存在しないランタイム検出および保護メカニズムを、ハードウェアトロイに対して開発すること。
• FPGA上でのさまざまなランタイム保護技術の実現可能性とパフォーマンスのトレードオフを評価すること。
• 部分再構成を活用して、実行中に感染したIPコアを動的に隔離または削除することの可能性を調査すること。
• 集中型IPコア証明書当局を提案し、信頼できないベンダーおよびIPを追跡・マークすること。

提案手法

• ハードウェアトロイの兆候を示す異常を検出するために、FPGAの動作シグネチャのランタイムモニタリングを活用すること。
• 実行中に感染のおそれのあるIPコアを置き換えたり隔離したりするために、動的部分再構成を実装すること。
• リアルタイム検証に最小限の面積と消費電力オーバーヘッドで実現可能な軽量なランタイムチェックを設計すること。
• 基本的な監視から感染検出後の完全なシステムクリーンアップまでをカバーする階層的保護モデルを導入すること。
• 信頼できないIPベンダーおよびコンponentを追跡・フラグするための集中型データベースを維持する証明書当局フレームワークを提案すること。
• すべての手法を実際のFPGAプラットフォームに実装・評価し、オーバーヘッドと有効性を測定すること。

実験結果

リサーチクエスチョン

• RQ1 ゴールデンリファレンス設計にアクセスしないランタイムでのハードウェアトロイ検出は可能か？
• RQ2 さまざまなランタイム検出および保護技術のパフォーマンスオーバーヘッド（遅延、消費電力、面積）はどの程度か？
• RQ3 動的部分再構成は、実行中に感染したIPコアを効果的に隔離・削除できるか？
• RQ4 集中型IP証明書当局は、信頼できないFPGAエコシステムにおける信頼管理を改善できるか？
• RQ5 ランタイム保護スキームにおいて、検出感度とシステムリソース消費量の間にはどのようなトレードオフがあるか？

主な発見

• 単純なランタイム検出手法は、面積、遅延、消費電力の観点で無視できるオーバーヘッドを示す。
• より洗練された検出およびクリーンアップ機構は遅延と消費電力を増加させるが、現代のFPGAでは依然として実現可能である。
• 動的部分再構成により、実行中に感染したIPコアの効果的な隔離および置き換えが可能である。
• 提案された証明書当局フレームワークは、信頼できないIPベンダーおよびコンponentを追跡・フラグするスケーラブルな方法を提供する。
• FPGAプラットフォームでの実験結果は、提案されたランタイム保護スキームの実用性と有効性を確認している。
• 本研究は、特に第三者のブラックボックスIPに対して、ゴールデンリファレンス設計が存在しない状況でもランタイム検出が実現可能であることを示している。