[論文レビュー] Dynamic load-balancing on multi-FPGA systems: a case study

Volodymyr Kindratenko, Robert J. Brunner+1 more|ArXiv.org|Nov 13, 2007

Parallel Computing and Optimization Techniques参考文献 10被引用数 6

ひとこと要約

本論文は、FPGAプロセッサ間でのワークロード再配分により性能を向上させるため、マルチFPGAシステム向けの動的ロードバランシング技術を提案する。2つのSRC-6 MAPプロセッサ上でカーネル実行を逐次化するが、各カーネル内でのワークロードを並列化することで、ほぼ100％の利用率を達成し、全体の応用性能を9％向上する。

ABSTRACT

In this case study, we investigate the impact of workload balance on the performance of multi-FPGA codes. We start with an application in which two distinct kernels run in parallel on two SRC-6 MAP processors. We observe that one of the MAP processors is idle 18% of the time while the other processor is fully utilized. We investigate a task redistribution schema which serializes the execution of the two kernels, yet parallelizes execution of each individual kernel by spreading the workload between two MAP processors. This implementation results in a near 100% utilization of both MAP processors and the overall application performance is improved by 9%.

研究の動機と目的

• 不均一なワークロード配分によるマルチFPGAシステムの性能低下を解消すること。
• 現実世界の天体物理学的計算シナリオにおける負荷不均衡が応用性能に与える影響を調査すること。
• FPGAの利用率を向上させ、無駄な待機時間を削減するためのタスク再配分スキーマを開発すること。
• 複数のFPGAにわたるタスク配分の最適化により、全体の応用性能を向上させること。
• 動的ロードバランシングが並列FPGAワークロードにおける効率を顕著に向上させられることを実証すること。

提案手法

• 本研究では、2つのSRC-6 MAPプロセッサを用いて、2つの異なる計算カーネルを並列で実行する。
• 負荷不均衡が観察され、一方のFPGAが18％の時間、完全に使用されていない一方で、他方は完全に使用されていた。
• カーネル実行を逐次化するが、両方のFPGAに跨る各カーネル内のワークロードを並列化する動的ロードバランシングスキームを導入する。
• 各カーネルに対して、データチャンクを両プロセッサに分散することで、FPGAレベルの並列性を活用する。
• タスクスケジューリングおよび両FPGA間のデータフローを管理するためのカスタムハードウェア設計を実装する。
• ロードバランシングの前後における利用率と実行時間の比較により、性能を測定する。

実験結果

リサーチクエスチョン

• RQ1 科学的ワークロードを実行するマルチFPGAシステムにおいて、負荷不均衡は性能にどのように影響するか？
• RQ2 現実世界の天体物理学的計算シナリオにおいて、動的ロードバランシングはFPGAの利用率を向上させられるか？
• RQ3 複数のFPGAに跨るワークロード再配分により、どの程度の性能向上が達成可能か？
• RQ4 カーネル実行を逐次化しつつ、カーネル内を並列化することで、リソース利用率が向上するか？
• RQ5 マルチFPGAシステムにおける無駄な待機時間をロードバランシングはどの程度削減できるか？

主な発見

• ベースライン設定では、1つのFPGAが18％の時間、無効にされていたため、顕著な未利用リソースが生じていた。
• 提案されたロードバランシングスキームにより、両FPGAプロセッサともほぼ100％の利用率を達成した。
• 動的ロードバランシング手法を適用した後、全体の応用性能が9％向上した。
• カーネル実行を逐次化したにもかかわらず、性能向上が達成されたことから、カーネル内並列化の有効性が示された。
• ワークロード再配分戦略により、マルチFPGAシステム内のホットスポットボトルネックが効果的に緩和された。
• 結果から、動的ロードバランシングはFPGAベースの科学的計算における効率向上の実用的アプローチであることが確認された。