[論文レビュー] Early Output Hybrid Input Encoded Asynchronous Full Adder and Relative-Timed Ripple Carry Adder

Padmanabhan Balasubramanian, K. Prasad|arXiv (Cornell University)|Aug 3, 2016

Low-power high-performance VLSI design参考文献 13被引用数 7

ひとこと要約

本稿では、二重レールおよび1-of-4遅延非依存符号を用いた早期出力型ハイブリッド入力符号化非同期フルアダーを提案する。これにより、データ依存の前向き遅延と最小限の逆方向遅延が実現される。リップキャリー・アダー（RCA）に使用した場合、既存の32ビットRCAと比較して前向き遅延が7.9%低く、面積が5.6%小さくなる。また、内部キャリーの相対的タイミング仮定が小さい条件下で、理論的サイクル時間が10.9%改善される。

ABSTRACT

This paper presents a new early output hybrid input encoded asynchronous full adder designed using dual-rail and 1-of-4 delay-insensitive data codes. The proposed full adder when cascaded to form a ripple carry adder (RCA) necessitates the use of a small relative-timing assumption with respect to the internal carries, which is independent of the RCA size. The forward latency of the proposed hybrid input encoded full adder based RCA is data-dependent while its reverse latency is the least equaling the propagation delay of just one full adder. Compared to the best of the existing hybrid input encoded full adders based 32-bit RCAs, the proposed early output hybrid input encoded full adder based 32-bit RCA enables respective reductions in forward latency and area by 7.9% and 5.6% whilst dissipating the same average power; in terms of the theoretically computed cycle time, the latter reports a 10.9% reduction compared to the former.

研究の動機と目的

• リップキャリー・アダーにおける前向き遅延を低減するため、早期出力機能を備えた非同期フルアダーの設計を目的とする。
• 逆方向遅延を最小限に抑えるために、それが1つのフルアダーの伝播遅延に等しくなるように保証する。
• 既存の設計と同等の平均消費電力のまま、面積と消費電力を低減する。
• ハイブリッド入力符号化と遅延非依存符号化を用いて、スケーラブルで高パフォーマンスなアダー設計を可能にする。
• RCAのサイズに依存しない、内部キャリー信号に対する小さな相対的タイミング仮定を導入する。

提案手法

• 非同期回路におけるハザードフリー動作を保証するため、フルアダーは二重レールおよび1-of-4遅延非依存符号を用いる。
• 入力信号を早期出力検出を支援する形で表現するため、ハイブリッド入力符号化を採用する。
• 入力遷移に基づき、和出力を可能な限り早期に生成できるように、独自の論理構造を採用する。
• リップキャリー・アダー（RCA）は、内部キャリー信号に小さな相対的タイミング仮定を適用して実装され、キャリー伝搬をデータ依存遅延から分離する。
• 逆方向遅延を最小限に抑えるために、遅延が最大となる経路が1つのフルアダー遅延に制限されるように回路を最適化する。
• 32ビットRCA構成における理論的サイクル時間および遅延指標を用いて、設計を合成および評価する。

実験結果

リサーチクエスチョン

• RQ1 データ依存の前向き遅延を低減しつつ、逆方向遅延を最小限に抑えることができる非同期フルアダーを設計可能か？
• RQ2 二重レールおよび1-of-4符号を用いたハイブリッド入力符号化は、リップキャリー・アダーにおける前向き遅延および逆方向遅延にどのように影響するか？
• RQ3 内部キャリー信号に小さな相対的タイミング仮定を導入した場合、面積およびパフォーマンスにどのような影響を与えるか？
• RQ4 既存のハイブリッド入力符号化RCAと比較して、前向き遅延および面積をどの程度低減できるか？
• RQ5 提案されたRCAは、既存の設計と比較して理論的サイクル時間でどの程度改善されるか？

主な発見

• 提案された早期出力型ハイブリッド入力符号化フルアダーは、既存の最良の32ビットRCAと比較して前向き遅延が7.9%低減された。
• 設計は、既存の設計と同等の平均消費電力のまま、面積を5.6%削減した。
• 理論的サイクル時間は、既存の最良のハイブリッド入力符号化32ビットRCAと比較して10.9%改善された。
• 逆方向遅延は、1つのフルアダー伝播遅延にまで最小限に抑えられ、最悪ケース遅延が最小限に抑えられる。
• 内部キャリーの相対的タイミング仮定は小さく、RCAサイズに依存しないため、スケーラブルな設計が可能である。
• 1-of-4および二重レール符号化の使用により、非同期環境におけるハザードフリー動作と耐障害性が保証される。