[論文レビュー] Electrical Properties of Selective-Area-Grown Superconductor-Semiconductor Hybrid Structures on Silicon

Albert Hertel, L.O. Andersen+10 more|arXiv (Cornell University)|Apr 8, 2021

Quantum and electron transport phenomena参考文献 57被引用数 5

ひとこと要約

本論文では、III-Vバッファ層上に選択的領域成長したAl-InAsヘテロ構造を用いた、シリコン基板上にスケーラブルでモノリシックな超伝導体-半導体ハイブリッドプラットフォームを提示する。高電子移動度（≈3200 cm²/Vs）、硬い誘導超伝導ギャップ、高い透過率（T ≈ 0.75）を示すジョセフソン接合、ゲートでスイッチング電流を制御可能（ICRN ≈ 83 µV）、複数のアンドレーエフ反射の明確なシグネチャーを示し、シリコン基板上に高コherence、ゲートでチューニング可能なトランスモンキュービットを実現する。

ABSTRACT

We present a superconductor-semiconductor material system that is both scalable and monolithically integrated on a silicon substrate. It uses selective area growth of Al-InAs hybrid structures on a planar III-V buffer layer, grown directly on a high resistivity silicon substrate. We characterized the electrical properties of this material system at millikelvin temperatures and observed a high average field-effect mobility of $\mu \approx 3200\,\mathrm{cm^2/Vs}$ for the InAs channel, and a hard induced superconducting gap. Josephson junctions exhibited a high interface transmission, $\mathcal{T} \approx 0.75 $, gate voltage tunable switching current with a product of critical current and normal state resistance, $I_{\mathrm{C}}R_{\mathrm{N}} \approx 83\,\mathrm{\mu V}$, and signatures of multiple Andreev reflections. These results pave the way for scalable and high coherent gate voltage tunable transmon devices and other superconductor-semiconductor hybrids fabricated directly on silicon.

研究の動機と目的

• 故障耐性のある量子計算に適した、スケーラブルでモノリシックなシリコン基板上に超伝導体-半導体ハイブリッドプラットフォームを構築すること。
• ナノワイヤーまたは2DEGに基づく従来のゲートモントンキュービットプラットフォームにおけるスケーラビリティとコherenceの制限を克服すること。
• 低損失のシリコン基板と高品質なAl-InAs界面を統合し、キュービットのコherenceを向上させること。
• トランスモンキュービットの応用に適した、ゲート電圧でチューニング可能で高透過率のジョセフソン接合を実現すること。
• ミリケルビン温度での電気的特性を評価し、量子デバイスに適したプラットフォームであることを検証すること。

提案手法

• 平面的InAsナノワイヤーの成長には、GaAs/GaP/Siバッファ層上に選択的領域成長した分子線エpitaxy（MBE）を用いた。
• 原子層エピタクシーと電子ビームリソグラフィーを用いて、AlおよびInAsの選択的成長のための誘電マスクを定義した。
• InAsチャネル内の電子移動度を抽出するために、フィールド効果トランジスタ（FET）をプロセスした。
• 超伝導体-半導体界面の品質を評価するために、正規導体-絶縁体-超伝導体（NIS）接合を用いた。
• ジョセフソン接合の特性評価には、電流-電圧（I-V）測定を用い、ICRN、接合透過率T、過剰電流を抽出した。
• ゲート電圧およびバイアスの関数として微分抵抗を分析することで、複数のアンドレーエフ反射（MAR）の特徴を同定した。

実験結果

リサーチクエスチョン

• RQ1 高移動度でゲートでチューニング可能な超伝導体-半導体ハイブリッドが、最小限のデコherenceを伴ってシリコン基板上にモノリシックに統合可能か？
• RQ2 選択的領域エpitaxyを用いてシリコン上に成長したAl-InAsヘテロ構造における電子移動度と界面透過率は何か？
• RQ3 このプラットフォームにおいて、ジョセフソン接合の透過率とICRN積は、デバイスの幾何学的寸法およびゲート電圧にどのように依存するか？
• RQ4 これらの接合で複数のアンドレーエフ反射が観測可能か？これは高品質な界面とコherentな輸送を示唆するか？
• RQ5 このプラットフォームは、スケーラブルな量子計算に適した高コherence、ゲートでチューニング可能なトランスモンキュービットを実現可能か？

主な発見

• InAsチャネルは、ミリケルビン温度で平均して高いフィールド効果移動度μ ≈ 3200 cm²/Vsを示した。
• ジョセフソン接合は高い界面透過率T ≈ 0.75を示し、高品質な超伝導体-半導体界面を示している。
• 臨界電流と正規状態抵抗の積（ICRN）は約83 µVで測定され、ゲート電圧によるチューニングが確認された。
• 複数のアンドレーエフ反射の特徴は明確に解像され、電圧Vnm = 2Δ/mの位置に現れ、コherentなアンドレーエフ輸送を確認した。
• プラットフォームは硬い誘導超伝導ギャップと低過剰電流を示し、準位の抑制されたサブギャップ状態を示している。
• デバイスFはICRNとTが低く、界面品質のばらつきを示唆しているが、他のデバイスは高い性能を維持していた。