[論文レビュー] Enabling Heterogeneous, Multicore SoC Research with RISC-V and ESP

Joseph D. Zuckerman, Paolo Mantovani+2 more|arXiv (Cornell University)|Jun 4, 2022

Parallel Computing and Optimization Techniques被引用数 7

ひとこと要約

この論文は、標準化されたAXIプロトコルとモジュラーなキャッシュ一貫性拡張を用いて、コherentlyメモリを備えた最大4コアのRISC-V CVA6コアとLinux SMP起動をサポートするように、オープンソースのESP SoCプラットフォームを拡張している。その結果、スケーラブルでアクセラレータ中心のフレームワークが得られ、異種複合マルチコアSoCの迅速なFPGAプロトタイピングが、完全なOSサポートを伴って可能になる。

ABSTRACT

Heterogeneous, multicore SoC architectures are a critical component of today's computing landscape. However, supporting both increasing heterogeneity and multicore execution are significant design challenges. Meanwhile, the growing RISC-V and open-source hardware (OSH) movements have resulted in an increased number of open-source RISC-V processor implementations; however, there are fewer open source SoC design platforms that integrate these processor cores. We present modifications to ESP, an open-source SoC design platform, to enable multicore execution with the RISC-V CVA6 processor. Our implementation is modular and based on standardized interfaces. These properties simplify the integration of new cores. Our modifications enable RISC-V-based SoCs designed with ESP for FPGA to boot Linux SMP and execute multithreaded applications. Coupled with ESP's emphasis on accelerator-centric architectures, our contributions enable the seamless design of a wide range of heterogeneous, multicore SoCs.

研究の動機と目的

• 異種複合マルチコアシステムオンチップ（SoC）研究を支援するため、ESPオープンソースSoCプラットフォーム上でRISC-Vマルチコア実行を可能にする。
• 標準化されたインターフェースを用いて、複数のRISC-Vコアを一貫性がありスケーラブルなSoCアーキテクチャに統合する課題に対処する。
• ESPが既にサポートするSPARCおよび単一コアRISC-Vに対し、マルチコアRISC-V構成における完全なLinux SMP起動を可能にする。
• モジュラーでプロトコルベースの設計により、新しいAXI準拠プロセッサコアおよびアクセラレータのシームレス統合を促進する。
• アクセラレータ中心のSoC設計を可能にするために、RISC-Vコアと異種IPブロック間のコherentlyメモリ通信を実現する。

提案手法

• マルチコア動作に適したRISC-Vアトミック命令およびL1キャッシュ無効化メカニズムをサポートするよう、ESPのキャッシュ階層を変更した。
• 標準化されたAXIバスプロトコルとAXIコherency拡張（ACE）を用いて、RISC-V CVA6コアをESPのタイルベースアーキテクチャに統合した。
• コア固有の振るまいを抽象化するモジュラーで再利用可能なインターフェース層を設計し、即挿し込み可能な新しいAXI準拠コアの統合を可能にした。
• NoCベースのインタコネクトを強化し、複数のCVA6コアおよび共有L2キャッシュ階層間での一貫性のある通信をサポートした。
• すべてのコア間でのキャッシュ一貫性、割り込み処理、メモリ管理の互換性を確保することで、Linux SMP起動を実現した。
• システムレベルでのモularityと拡張性を維持するため、ESPが既に備える複数の設計フローおよびアクセラレータ統合のサポートを活用した。

実験結果

リサーチクエスチョン

• RQ1 ESPのようなオープンソースSoCプラットフォームは、完全なキャッシュ一貫性を備えたRISC-Vマルチコア実行をどのように拡張できるか？
• RQ2 ESPのタイルベースNoCアーキテクチャを用いたRISC-VマルチコアSoCでLinux SMP起動を実現するには、どのようなアーキテクチャ的変更が必要か？
• RQ3 標準化されたAXIプロトコルおよび一貫性拡張を用いて、ホストプラットフォームに強く結合されない形で複数のRISC-Vコアをモジュラーに統合できるか？
• RQ4 CVA6コアの統合は、ESPにおける異種複合アクセラレータ中心SoC設計の性能およびスケーラビリティにどのように影響するか？
• RQ5 マルチコアRISC-V対応を追加するにあたり、ESPの既存のアクセラレータ最優先設計アプローチをどの程度維持できるか？

主な発見

• 変更を加えたESPプラットフォームは、FPGA上にインスタンス化された4コアRISC-V CVA6 SoCでLinux SMPを正常に起動し、完全なOSレベルのマルチコアサポートを実証した。
• CVA6コアの統合は、標準化されたAXIおよびACEプロトコルを用いて実現され、モジュラーで再利用可能なコア統合を可能にした。
• キャッシュ一貫性メカニズムは、複数コア間でRISC-Vアトミック命令およびL1キャッシュ無効化を正しく処理した。
• プラットフォームは、LCEを備えた一貫性のあるアクセラレータおよびストリーミングアクセラレータの両方をサポートし、ESPの異種設計モデルと完全に互換性を保った。
• 新しいAXI準拠コアの再構成を最小限に抑え、複雑で異種複合マルチコアSoCの迅速なFPGAベースプロトタイピングを可能にした。
• すべての変更はオープンソースのESPリリースに含まれており、研究コミュニティにおける長期的な利用可能性と拡張性を保証している。