[論文レビュー] EOP: An Encryption-Obfuscation Solution for Protecting PCBs Against Tampering and Reverse Engineering

Zimu Guo, Xiaolin Xu+2 more|arXiv (Cornell University)|Apr 20, 2019

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 10被引用数 4

ひとこと要約

EOP は、専用の制御クロックモジュールを用いて同期する非線形ストリーム暗号化を用いて、チップ間通信を暗号化することで、低オーバーヘッドかつ COTS 互換性を持つフレームワークであり、改ざんおよびリバースエンジニアリングから PCB を保護する。高精度でアクティブな改ざんを検出でき、追加のハードウェアを必要とせず、Zynq SoC で検証された結果、データエラーはゼロで、完全なセキュリティカバレッジ（SR-1 から SR-4）を達成した。

ABSTRACT

PCBs are the core components for the devices ranging from the consumer electronics to military applications. Due to the accessibility of the PCBs, they are vulnerable to the attacks such as probing, eavesdropping, and reverse engineering. In this paper, a solution named EOP is proposed to migrate these threats. EOP encrypts the inter-chip communications with the stream cipher. The encryption and decryption are driven by the dedicated clock modules. These modules guarantee the stream cipher is correctly synchronized and free from tampering. Additionally, EOP also incorporates the PCB-level obfuscation for protection against reverse engineering. EOP is designated to be accomplished by utilizing the COTS components. For the validation, EOP is implemented in a Zynq SoC based system. Both the normal operation and tampering detection performance are verified. The results show that EOP can deliver the data from one chip to another without any errors. It is proved to be sensitive to any active tampering attacks.

研究の動機と目的

• 消費者および軍用電子機器における PCB のアクティブな改ざんおよびリバースエンジニアリングに対する脆弱性に対処すること。
• 高いオーバーヘッド、ハードウェア制約、またはランタイム検出の欠如といった既存ソリューションの限界を克服し、実用的で低コストの保護フレームワークを設計すること。
• 暗号化と難読化を統合することで、改ざんおよびリバースエンジニアリングの両方に対する包括的な PCB レベルの保証を実現すること。
• IoT などの高容量応用分野における広範な展開を可能にするために、商用市販品（COTS）部品との互換性を確保すること。
• 従来の手法とは異なり、事前登録や専用の検出フェーズを必要とせず、リアルタイムでの改ざん検出を可能にすること。

提案手法

• EOP は非線形ストリーム暗号化を用いて、XOR 暗号化のためのワンタイムパッド（OTP）を生成し、チップ間データの機密性と整合性を保証する。
• 専用の制御クロックモジュールがチップ間での暗号化および復号化を同期し、クロック信号とデータパス信号の相関関係のモニタリングに基づいて改ざん検出を行う。
• 制御クロック検証ブロックは、期待される信号遷移と実際の信号遷移を比較することで、強制接地やタイミング違反などの異常を検出する。
• フレームワークは、リバースエンジニアリングから重要なデータパスをさらに隠蔽するために、ボードレベルの難読化技術と統合される。
• EOP は、FPGA や CPLD を含む COTS デバイスのみを用いて実装され、ハードウェア検証のための標準的な JTAG およびトライステートバッファインターフェースが活用される。
• システムは通常の動作を中断せずにリアルタイムでの暗号化および改ざん検出を実行し、別個の検出フェーズを必要としない。

実験結果

リサーチクエスチョン

• RQ1 低オーバーヘッドで COTS に依存するフレームワークは、特別なハードウェアや事前登録を必要とせず、PCB のアクティブな改ざん攻撃から効果的に保護できるか？
• RQ2 チップ間通信中にクロック操作が行われるのを防ぐために、ストリーム暗号化のリアルタイム同期をどのようにして安全に保証できるか？
• RQ3 暗号化と難読化をどの程度組み合わせることで、改ざんおよびリバースエンジニアリングの両方に対する包括的保護を実現できるか？
• RQ4 データパスおよびクロック信号攻撃を含むさまざまなアクティブな改ざんシナリオ下で、提案フレームワークの性能および検出精度はどの程度か？
• RQ5 多様な PCB 設計制約下で、EOP は実装オーバーヘッド、適用可能性、およびセキュリティカバレッジ（SR-1 から SR-4）の観点から、既存ソリューションと比較してどのように差をつけるか？

主な発見

• EOP は、Zynq SoC 実装において、複数のテスト周波数でチップ間通信を完全に暗号化し、データ伝送エラーはゼロであった。
• ハードウェアテストでは、すべての4つの制御クロック違反およびすべての3つのデータパス改ざん攻撃を検出しており、アクティブな改ざんに対する高い感度を確認した。
• EOP は、改ざん防止、リバースエンジニアリング防止、リアルタイム動作、低オーバーヘッドを含む、すべての4つのセキュリティ要件（SR-1 から SR-4）を満たした。
• 他のソリューションと比較して、EOP は最小の実装オーバーヘッドを示し、標準的な COTS チップを除いて追加部品を一切必要としなかった。
• 制御クロック検証ブロックは、信号の異常を正確に特定し、最小データ更新周期（5ns）よりわずかに長い期間持続するずれの生じた改ざんパulses をも検出できた。
• JTAG モードの変更、BGA パackage、中間レイヤーのルーティングを必要としないため、EOP は MPA や難読化ベースのアプローチに比べて、相互運用性とスケーラビリティを向上させた。