[論文レビュー] Equivalence Checking and Simulation By Computing Range Reduction

Eugene Goldberg|arXiv (Cornell University)|Jul 8, 2015

Formal Methods in Verification参考文献 7被引用数 4

ひとこと要約

本論文は、部分的量子化除去を用いて、デジタル回路検証における等価性検査およびシミュレーションのための新しい手法である計算範囲短縮（CRR）を導入する。CRRは、特定の入力を除外した際に回路の出力範囲から消失する出力を効率的に同定する。部分的量子化除去を活用することで、スケーラブルで証明に類似した検証が可能となり、回路サイズおよび構造的相違度の両面で従来手法を上回る。これにより、既存の等価性チェッカーにハイブリッドな利点を提供する。

ABSTRACT

We introduce new methods of equivalence checking and simulation based on Computing Range Reduction (CRR). Given a combinational circuit $N$, the CRR problem is to compute the set of outputs that disappear from the range of $N$ if a set of inputs of $N$ is excluded from consideration. Importantly, in many cases, range reduction can be efficiently found even if computing the entire range of $N$ is infeasible. Solving equivalence checking by CRR facilitates generation of proofs of equivalence that mimic a "cut propagation" approach. A limited version of such an approach has been successfully used by commercial tools. Functional verification of a circuit $N$ by simulation can be viewed as a way to reduce the complexity of computing the range of $N$. Instead of finding the entire range of $N$ and checking if it contains a bad output, such a range is computed only for one input. Simulation by CRR offers an alternative way of coping with the complexity of range computation. The idea is to exclude a subset of inputs of $N$ and compute the range reduction caused by such an exclusion. If the set of disappeared outputs contains a bad one, then $N$ is buggy.

研究の動機と目的

• 大規模または構造的に異なる回路において、従来の等価性検査およびシミュレーション手法のスケーラビリティの限界を克服すること。
• 範囲短縮に基づく新しい検証パラダイムを構築し、全範囲計算を回避すること。
• 産業用ツールで用いられる「カット伝搬」戦略を模倣することで、効率的で証明に類似した検証を可能にすること。
• CRRに基づく手法が、多様な回路シナリオにおいて、構造的類似度ベースおよび汎用的等価性チェッカーの両方を上回ることを実証すること。

提案手法

• CRR問題は、入力割り当ての部分集合を除外した際に回路の範囲から消失する出力を特定することとして定式化される。
• 等価性検査は、合成された2出力回路の範囲から特定の出力ペア（例：(0,1) と (1,0)）が消失するかどうかをチェックすることで還元される。
• 除外によるシミュレーションは、入力の除外によって消失する出力の集合を計算し、全範囲解析を実施せずにバグの早期検出を可能にする。
• 全範囲計算の非効率性を回避するため、部分的量子化除去（PQE）を用いて効率的な範囲短縮を実現する。
• 反復的なアルゴリズムにより、制約を段階的に追加し、消失する出力をチェックする。定期的なシミュレーション実行により、反例発見の精度を向上させる。
• しきい値に基づくメカニズムにより、制約が多すぎると定期的なシミュレーションを実行し、探索効率を向上させる。

実験結果

リサーチクエスチョン

• RQ1 全出力範囲の計算を伴わずに、範囲短縮を用いて効率的な回路等価性検証が可能か？
• RQ2 CRRに基づく等価性検査は、BDDやSATに基づく従来手法と比較して、スケーラビリティおよび構造的感受性の面でどのように異なるか？
• RQ3 除外によるシミュレーションは、出力の消失に注目することで、標準的シミュレーションよりもバグ行動を早期に検出可能か？
• RQ4 実際の応用において、部分的量子化除去（PQE）は効率的なCRR計算をどの程度支援できるか？
• RQ5 CRRアプローチは、産業的「カット伝搬」技術を模倣する証明生成を自然にサポートするか？

主な発見

• CRRは、入力を制約した際に特定の出力ペアが消失することを検出することで等価性検証を可能にし、全範囲計算の代替としてスケーラブルである。
• 産業的検証で有効な「カット進捗」戦略をサポートし、このようなヒューリスティクスの形式的基盤を提供する。
• 除外によるシミュレーションは、入力の除外によって悪い出力が消失するかどうかを特定することで、バグ行動を検出可能であり、出力が残る場合は早期終了が可能である。
• 部分的量子化除去（PQE）は、CRRの効率的計算基盤を提供し、全出力範囲の計算を回避する。
• 本手法は、大規模な回路では汎用的等価性チェッカーを上回り、構造的に異なる回路では構造的類似度ベースのツールを上回る。両パラダイムの長所を統合する。
• CRRフレームワーク内での定期的シミュレーション呼び出しにより、探索空間を縮小しながらも効率を維持し、反例発見の精度が向上する。