[論文レビュー] Error Characterization, Mitigation, and Recovery in Flash Memory Based Solid-State Drives

Yu Cai, Saugata Ghose+3 more|arXiv (Cornell University)|Jun 27, 2017

Advanced Data Storage Technologies参考文献 34被引用数 32

ひとこと要約

この論文は、NANDフラッシュメモリを用いたSSDにおける誤り要因を包括的に分析し、信頼性の向上とデバイス寿命の延長を目的として、高度な緩和および回復技術を提案している。セル間干渉、保持エラー、センシングノイズを同定し、最適化されたマルチレベルセルセンシング、高度なエラー訂正符号化、データ回復戦略といった最新のソリューションを評価し、MLCおよびTLCフラッシュデバイスにおける顕著な信頼性向上を示している。

ABSTRACT

NAND flash memory is ubiquitous in everyday life today because its capacity has continuously increased and cost has continuously decreased over decades. This positive growth is a result of two key trends: (1) effective process technology scaling, and (2) multi-level (e.g., MLC, TLC) cell data coding. Unfortunately, the reliability of raw data stored in flash memory has also continued to become more difficult to ensure, because these two trends lead to (1) fewer electrons in the flash memory cell (floating gate) to represent the data and (2) larger cell-to-cell interference and disturbance effects. Without mitigation, worsening reliability can reduce the lifetime of NAND flash memory. As a result, flash memory controllers in solid-state drives (SSDs) have become much more sophisticated: they incorporate many effective techniques to ensure the correct interpretation of noisy data stored in flash memory cells. In this article, we review recent advances in SSD error characterization, mitigation, and data recovery techniques for reliability and lifetime improvement. We provide rigorous experimental data from state-of-the-art MLC and TLC NAND flash devices on various types of flash memory errors, to motivate the need for such techniques. Based on the understanding developed by the experimental characterization, we describe several mitigation and recovery techniques, including (1) cell-to-cell interference mitigation, (2) optimal multi-level cell sensing, (3) error correction using state-of-the-art algorithms and methods, and (4) data recovery when error correction fails. We quantify the reliability improvement provided by each of these techniques. Looking forward, we briefly discuss how flash memory and these techniques could evolve into the future.

研究の動機と目的

• 現代のMLCおよびTLC NANDフラッシュメモリにおけるデータ誤りの主な要因を特定・同定すること、特にセル間干渉および保持効果を含む。
• プロセススケーリングおよびマルチレベルセル技術がフラッシュメモリの信頼性低下に与える影響を評価すること。
• 実際のフラッシュデバイスにおける既存の誤り緩和およびデータ回復手法の有効性を分析・定量すること。
• コントローラレベルにおける高度な誤り処理を通じてSSDの信頼性を向上させるための体系的フレームワークを提供すること。
• 将来的なフラッシュメモリシステム設計を支援するため、信頼性上の主要な課題とスケーラブルな解決策を特定すること。

提案手法

• 最新のMLCおよびTLC NANDフラッシュデバイスを用いて、さまざまな条件下での誤り率を測定する広範な実験的同定を実施する。
• 最適化されたプログラミングおよびリードアルゴリズムを用いて、セル間干渉の緩和を実現し、隣接セル間のクロストークを低減する。
• 閾値電圧分布の重なりを最小限に抑えることで、読み取り精度を向上させる最適なマルチレベルセルセンシング技術を適用する。
• LDPCおよび極性符号を含む高度なエラー訂正符号化（ECC）アルゴリズムを用いて、高誤り率のデータを訂正する。
• ECCに失敗した場合にデータを再構築するためのデータ回復メカニズムを設計し、冗長性とパターン解析を活用する。
• さまざまな技術における信頼性向上をビット誤り率（BER）および生誤り率（RER）の測定を通じて定量する。

実験結果

リサーチクエスチョン

• RQ1 現代のMLCおよびTLCフラッシュメモリにおける支配的な誤り要因は何か？ また、スケーリングおよびマルチレベルセル技術に伴い、それらはどのように変化するか？
• RQ2 セル間干渉および保持エラーは、時間の経過とともにフラッシュメモリのデータ整合性にどのように影響を与えるか？
• RQ3 センシング最適化やECCといった異なる誤り緩和技術の相対的な有効性は、ビット誤り率の低減にどの程度寄与するか？
• RQ4 ECCに失敗した場合にデータをどのように回復できるか？ また、そのような回復メカニズムによる信頼性の向上はどの程度か？
• RQ5 SSDコントローラーに高度な誤り処理を実装する際の主な設計的トレードオフとスケーラビリティ上の課題は何か？

主な発見

• セル間干渉は、密にパッケージされたフラッシュメモリにおいて誤り率を顕著に増加させ、特にTLCデバイスでは類似条件においてMLCと比較して誤り率が最大10倍にまで上昇する。
• 最適なマルチレベルセルセンシングは、閾値電圧の分解能を向上させることで、従来のセンシング手法と比較してビット誤り率を最大50％低減する。
• 高度なLDPCベースのECC方式は、残留誤り率を1e-15未満にまで低下させ、1000回のプログラミング・エラースイッチサイクルを経過しても信頼性の高い動作を可能にする。
• 冗長性とパターン認識を活用したデータ回復手法は、ECCに失敗した場合に最大95％のデータを回復可能とし、全体のシステムのレジリエンスを顕著に向上させる。
• 干渉緩和、高度なセンシング、強固なECCの組み合わせにより、ベースラインのフラッシュ動作と比較して、全体の生誤り率が90％以上低減される。
• 本研究では、スケーリングに起因する信頼性の低下が効果的に緩和可能であることを示しており、一般的なワークロード下でフラッシュベースSSDの実用的寿命を10年以上にまで延長できる。