[論文レビュー] Eudoxus: Characterizing and Accelerating Localization in Autonomous Machines

Yiming Gan, Yu Bo+8 more|arXiv (Cornell University)|Dec 2, 2020

Robotics and Sensor-Based Localization参考文献 67被引用数 9

ひとこと要約

Eudoxusは、視覚フロントエンドおよびバックエンドにおける遅延およびばらつきに敏感なカーネルを同定し、パイプライン処理、リソース共有、および専用のオンチップメモリを備えたFPGAベースのアクセラレータを共同設計することで、さまざまな運用環境に動的に適応する自律機械の局所化のための統合的ソフトウェare-ハードウェア共同最適化フレームワークを提示する。このフレームワークは、自動運転車やドローンの両方で、最適化された汎用プラットフォーム（CPU/GPU/DSP）と比較して、最大2倍の高速化と4倍のエネルギー効率向上を達成する。

ABSTRACT

We develop and commercialize autonomous machines, such as logistic robots and self-driving cars, around the globe. A critical challenge to our -- and any -- autonomous machine is accurate and efficient localization under resource constraints, which has fueled specialized localization accelerators recently. Prior acceleration efforts are point solutions in that they each specialize for a specific localization algorithm. In real-world commercial deployments, however, autonomous machines routinely operate under different environments and no single localization algorithm fits all the environments. Simply stacking together point solutions not only leads to cost and power budget overrun, but also results in an overly complicated software stack. This paper demonstrates our new software-hardware co-designed framework for autonomous machine localization, which adapts to different operating scenarios by fusing fundamental algorithmic primitives. Through characterizing the software framework, we identify ideal acceleration candidates that contribute significantly to the end-to-end latency and/or latency variation. We show how to co-design a hardware accelerator to systematically exploit the parallelisms, locality, and common building blocks inherent in the localization framework. We build, deploy, and evaluate an FPGA prototype on our next-generation self-driving cars. To demonstrate the flexibility of our framework, we also instantiate another FPGA prototype targeting drones, which represent mobile autonomous machines. We achieve about 2x speedup and 4x energy reduction compared to widely-deployed, optimized implementations on general-purpose platforms.

研究の動機と目的

• 多様な環境条件下で動作する現実世界の自律機械における、効率的かつ正確な局所化を実装する課題に取り組む。
• 特定アルゴリズム専用のアクセラレータに起因する高コスト、高消費電力、複雑なソフトウェアスタックといった点解決策の限界を克服する。
• 複数の局所化アルゴリズム（例：VIO、SLAM）のコアなプリミティブを統合する統一されたソフトウェアフレームワークを設計し、柔軟で状況に応じた運用を可能にする。
• 局所化パイプラインにおける遅延および遅延ばらつきに最も影響を与えるカーネルを同定し、それらを加速することで、平均性能と予測可能性の両方を向上させる。
• 複数の自律機械プラットフォーム（例：自動運転車、ドローン）をサポートする、柔軟で再利用可能なハードウェアアクセラレータアーキテクチャを設計する。このアーキテクチャは、最小限の再構成で実現可能である。

提案手法

• 既存手法（例：VIO、SLAM）の基本的なアルゴリズムプリミティブを統合する統一された局所化ソフトウェアフレームワークを設計し、異なる環境に動的に適応可能にする。
• エンドツーエンドの局所化パイプラインを分析し、全体の遅延および遅延ばらつきに最も寄与するカーネルを同定する。ここでは、平均性能と予測可能性の両面に注目する。
• 視覚フロントエンドをターゲットに、データ再利用パターンとタスクレベルの並列性に適合した、パイプライン処理、リソース共有、オンチップメモリ構造を用いたハードウェアアクセラレータを共同設計する。
• 異なる最適化バックエンド（確率的 vs. 約束付き）に共通する演算（例：行列ブロッキング）を活用する柔軟なバックエンドアーキテクチャを開発し、遅延ばらつきを低減する。
• 実行時スケジューラを実装し、遅延ばらつきの低減が平均遅延に悪影響を及えないように保証する。これにより、システム全体の性能保証を維持する。
• Eudoxusフレームワークを2つのFPGAプラットフォームにデプロイする：自動運転車向けのハイエンドVertex-7 FPGAとドローン向けの埋め込み型Zynq Ultrascale+。これにより、実世界での評価が可能になる。

実験結果

リサーチクエスチョン

• RQ1 多様な現実世界の環境で、正確性や効率性を損なわずに、複数の局所化アルゴリズム（例：VIO、SLAM）をサポートする統一されたソフトウェアフレームワークを設計可能か？
• RQ2 局所化パイプラインにおいて、エンドツーエンドの遅延および遅延ばらつきに最も重要なカーネルは何か？そして、それらを体系的に加速する方法は？
• RQ3 ハードウェア・ソフトウェア共同設計は、異なる局所化バックエンド間で共通する並列性、データ局所性、共通演算を活用することで、柔軟で効率的なアクセラレータを構築できるか？
• RQ4 同じアクセラレータアーキテクチャが、性能および消費電力制約が異なる多様な自律機械（例：自動運転車 vs. ドローン）をどれだけ効果的にサポートできるか？
• RQ5 統一された局所化フレームワーク向けにハードウェアアクセラレータを共同設計した場合、最適化された汎用プラットフォーム（CPU/GPU/DSP）と比較して、速度向上およびエネルギー効率の向上はどの程度達成できるか？

主な発見

• 視覚フロントエンドは、あらゆる環境においてエンドツーエンドの局所化遅延の主なボトルネックである。これは、バックエンドアルゴリズムにかかわらず同様に成り立つ。
• 最悪ケースの遅延は、最良ケースの遅延と比較して最大4倍に達する。これは、安全性と予測可能性を確保する上で、遅延ばらつきの是正が極めて重要であることを示している。
• Eudoxusは、広く展開されている最適化済み汎用プラットフォーム（CPU/GPU/DSP）と比較して、約2倍の高速化と4倍のエネルギー効率向上を達成している。
• KITTIベンチマークでは、Edx-Car（Eudoxus for self-driving cars）は31.9 FPSで動作し、0.01%の誤差を示す。これは、以前のASIC SLAM（2.1%誤差、30–80 FPS）を上回る性能である。
• EuRoCベンチマークでは、Edx-Drone（Eudoxus for drones）は22.4 FPSで動作し、0.23mの誤差を示す。これは、以前のFPGA VIO（0.19m誤差）と同等の精度を達成しているが、はるかに高いスループット（22.4 FPS 対 5–20 FPS）を実現している。
• 統一されたアーキテクチャは、各アルゴリズムごとに個別アクセラレータを積み重ねる手法と比較して、リソースの無駄を2倍以上削減している。これは、システムレベルの設計において顕著な効率性の向上を示している。