[論文レビュー] Exploration of Performance and Energy Trade-offs for Heterogeneous Multicore Architectures

Anastasiia Butko, Florent Bruguier+3 more|arXiv (Cornell University)|Feb 6, 2019

Parallel Computing and Optimization Techniques参考文献 27被引用数 4

ひとこと要約

本論文は、Samsung Exynos Octa 5422プラットフォーム上でgem5およびMcPATシミュレーションを用いて、単一ISAを採用する非均質マルチコアアーキテクチャにおける性能とエネルギーのトレードオフを調査している。2種類のコアタイプに加えて3種類のコアタイプ（A7、A9、A15）を導入することで、ワークロードの特性に応じてエネルギー効率が最大2.3倍向上し、性能は1.5倍向上することを示している。

ABSTRACT

Energy-efficiency has become a major challenge in modern computer systems. To address this challenge, candidate systems increasingly integrate heterogeneous cores in order to satisfy diverse computation requirements by selecting cores with suitable features. In particular, single-ISA heterogeneous multicore processors such as ARM big.LITTLE have become very attractive since they offer good opportunities in terms of performance and power consumption trade-off. While existing works already showed that this feature can improve system energy-efficiency, further gains are possible by generalizing the principle to higher levels of heterogeneity. The present paper aims to explore these gains by considering single-ISA heterogeneous multicore architectures including three different types of cores. For this purpose, we use the Samsung Exynos Octa 5422 chip as baseline architecture. Then, we model and evaluate Cortex A7, A9, and A15 cores using the gem5 simulation framework coupled to McPAT for power estimation. We demonstrate that varying the level of heterogeneity as well as the different core ratio can lead to up to 2.3x gains in energy efficiency and up to 1.5x in performance. This study further provides insights on the impact of workload nature on performance/energy trade-off and draws recommendations concerning suitable architecture configurations. This contributes in fine to guide future research towards dynamically reconfigurable HSAs in which some cores/clusters can be disabled momentarily so as to optimize certain metrics such as energy efficiency. This is of particular interest when dealing with quality-tunable algorithms in which accuracy can be then traded for compute effort, thereby enabling to use only those cores that provide the best energy-efficiency for the chosen algorithm.

研究の動機と目的

• 単一ISA非均質システムにおけるアーキテクチャ的非均質性を高める、特に3種類の異なるコアタイプを導入することによる性能およびエネルギー効率への影響を調査すること。
• 計算およびメモリアクセスパターンに応じた、さまざまなワークロードに対して最適なコア比率および構成を特定すること。
• ワークロード固有の性能-エネルギートレードオフを分析することで、将来の研究が動的再構成可能な非均質システムの方向へ進む手がかりを提供すること。
• 出力品質要件に応じてエネルギー効率の良いコア構成をマッチングできる品質チューナブルアルゴリズムの実現可能性を評価すること。

提案手法

• Samsung Exynos Octa 5422アーキテクチャ上でのARM Cortex A7、A9、A15コアの性能をモデル化・評価するために、gem5のサイクル近似シミュレーションフレームワークを用いた。
• 正確な消費電力推定を可能にするためにMcPATを統合し、エネルギー-性能トレードオフ分析を実施した。
• Rodiniaベンチマークスイートを用いて、多様なワークロードタイプを評価する包括的な設計空間探索を実施した。
• 並列性、計算複雑度、通信パターンなどのワークロード特性を分析し、最適なコア構成と関連付けることを行った。
• 4A15/4A7（ベースライン）、1A7/6A9/1A15、2A7/5A9/1A15、6A7/1A9/1A15といった複数の構成を評価し、性能およびエネルギー効率を比較した。
• ワークロードの動作に応じたコアタイプ選定のための手法を提案した。これには、メモリ帯域幅および遅延制限の両方を含む。

実験結果

リサーチクエスチョン

• RQ1 単一ISA非均質マルチコアシステムにおけるコアタイプの数を増加させることで、性能およびエネルギー効率にどのような影響を与えるか？
• RQ2 異なるワークロードカテゴリに対して、最良の性能およびエネルギー効率を達成するコア構成（比率およびタイプの組み合わせ）はどのようなものか？
• RQ3 並列性の程度、計算強度、メモリアクセスパターンといったワークロード固有の特性が、性能-エネルギートレードオフにどのように影響するか？
• RQ4 品質チューナブルアルゴリズムを動的再構成可能な非均質システムに効果的にマッピングすることで、必要な出力品質を損なわずにエネルギー効率を向上させることができるか？

主な発見

• A7、A9、A15の3種類のコアタイプを組み合わせた構成は、ベースラインの4A15/4A7構成と比較して、エネルギー効率で最大2.3倍、性能で1.5倍の向上を達成した。
• 浮動小数点演算を多く含む計算集約型ワークロードでは、順序付けのないコア（A15およびA9）が、順序付けのないA7コアよりも顕著に優れた性能を示した。これは、命令レベル並列性が優れているためである。
• メモリ遅延制限型ワークロードでは、A9コアが最良のバランスを示した。A15コアは高いエネルギーオーバーヘッドを伴うが、それに見合う性能向上が得られなかった。
• メモリ帯域幅制限型ワークロードでは、A7コアが最適であった。これは、低消費電力でありながらも十分な性能を発揮し、より高速なコアがアイドル時間を短縮できなかったためである。
• A7、A9、A15の3種類のコアタイプを組み合わせた構成は、特に異なる実行領域に混合した特性を示すワークロードにおいて、2コア構成を上回る性能を発揮した。
• 最適なコア選定は、ワークロード固有のボトル neck に依存する。帯域幅制限型にはA7、遅延制限型にはA9、計算集約型にはA15が最適である。