[論文レビュー] Faster Multiplication for Long Binary Polynomials

Ming-Syan Chen⋆, Chen-Mou Cheng+3 more|arXiv (Cornell University)|Aug 31, 2017

Coding theory and cryptography参考文献 18被引用数 6

ひとこと要約

本稿では、最適化された加法的FFT（LCH FFT）とタワーフィールド構成、SIMD命令を組み合わせることで、GF(2)上での長大なバイナリ多項式の乗算を高速化する手法を提示する。従来の乗法的FFT手法と比較して、2^28および2^29ビットの多項式において計算時間を約40%短縮する。主な要因は、乗法的複雑度の低減と、VPSHUFB命令を用いた効率的な部分体乗算である。

ABSTRACT

We set new speed records for multiplying long polynomials over finite fields of characteristic two. Our multiplication algorithm is based on an additive FFT (Fast Fourier Transform) by Lin, Chung, and Huang in 2014 comparing to previously best results based on multiplicative FFTs. Both methods have similar complexity for arithmetic operations on underlying finite field; however, our implementation shows that the additive FFT has less overhead. For further optimization, we employ a tower field construction because the multipliers in the additive FFT naturally fall into small subfields, which leads to speed-ups using table-lookup instructions in modern CPUs. Benchmarks show that our method saves about $40 \%$ computing time when multiplying polynomials of $2^{28}$ and $2^{29}$ bits comparing to previous multiplicative FFT implementations.

研究の動機と目的

• GF(2)[x]における長大なバイナリ多項式乗算の効率を向上させること。これは暗号理論および数論における基本的演算である。
• 大次数多項式乗算において、従来の乗法的FFTに基づくアルゴリズムの性能制限を克服すること。
• 現代の加法的FFT、特にLCH FFTの変種が、ハードウェア最適化された部分体算術と組み合わせることで、実用的に従来の乗法的FFTを上回ることを示すこと。
• CPUレベルの並列性をSIMD命令（例：VPSHUFB）を用いて活用し、加法的FFTフレームワーク内での部分体乗算を高速化すること。

提案手法

• LCH FFTアルゴリズムを採用する。これは、規則的なバブル構造を持つ一般化された加法的FFTの変種であり、実装を簡素化し、オーバーヘッドを低減する。
• 部分体（例：F_{2^32}, F_{2^128}）上でのタワーフィールド表現を構築し、VPSHUFBのようなテーブルルックアップ命令を用いた効率的な乗算を可能にする。
• SIMD命令を用いて、複数の8ビット部分体乗算を並列に実行し、部分体内の乗算コストを低減する。
• 標準表現とタワーフィールド表現との間の基底変換を最適化し、パフォーマンスへのペナルティを最小限に抑える。
• x86-64 CPUにAVX-512をサポートする現代のプロセッサをターゲットに、C言語で実装し、アセンブリレベルの最適化を考慮する。将来のスケーラビリティを考慮して設計されている。
• 異なる多項式サイズにおけるプロファイリングとチューニングを実施し、特にパフォーマンス向上が顕著に現れる2^28および2^29ビット領域に焦点を当てる。

実験結果

リサーチクエスチョン

• RQ1 理論的複雑度が類似しているにもかかわらず、大次数バイナリ多項式乗算において加法的FFTが実用的に乗法的FFTを上回る可能性があるか？
• RQ2 タワーフィールド構成と部分体算術の使用が、加法的FFTベースの乗算のパフォーマンスに与える影響は何か？
• RQ3 VPSHUFBのようなSIMD命令を用いることで、加法的FFTパイプライン内のフィールド乗算コストはどの程度低減できるか？
• RQ4 最適化された加法的FFT乗算器において、各コンponent（基底変換、バブル、ポイント乗算、表現変更）の相対的コスト割合はどのようになっているか？
• RQ5 アルゴリズム的および低レベルの最適化によって、加法的FFTと乗法的FFTの間のパフォーマンスギャップを逆転させることは可能か？

主な発見

• 提案手法の加法的FFTベースの乗算は、2^28および2^29ビットの多項式において、従来の乗法的FFT実装と比較して実行時間を40%短縮した。
• LCH FFTの変種は、より規則的なバブル構造を実現し、アルゴリズム的オーバーヘッドを低減し、従来の加法的FFTよりもパフォーマンスが向上した。
• VPSHUFB命令を用いた部分体乗算により、128ビットワードあたりの平均乗算コストが、標準F_{2^128}における5 PCLMULQDQ命令から2未満のVPSHUFB命令にまで低下した。
• F_{2^256}タワーフィールドにおいて、メモリのアラインメントとアクセスパターンの改善により、基底変換コストが低減された。
• プロファイル解析の結果、バブル処理とポイント乗算がコストの大部分を占めるが、部分体最適化により、表現変更コストの増加を上回るネットパフォーマンス向上が得られた。
• 将来のAVX-512サポートにより、さらにアルゴリズムが高速化される見込みであるが、2倍の高速化は期待できない。