[論文レビュー] FlashAbacus: A Self-Governing Flash-Based Accelerator for Low-Power Systems

Jie Zhang, Myoungsoo Jung|arXiv (Cornell University)|May 8, 2018

Advanced Data Storage Technologies参考文献 63被引用数 4

ひとこと要約

FlashAbacus は、複数のフラッシュモジュールと軽量マルチプロセッサを統合することで、フラッシュメモリの近くで直接的・低消費電力なカーネル実行とデータアクセスを可能にする自己管理型フラッシュベースのアクセラレータである。独自の Flashvisor 抽象化により、ホストのファイルシステムや I/O ライブラリへの依存を排除することで、従来の外部ストレージアクセスを伴う異種コンピューティングに比べ、帯域幅が 127% 向上し、消費電力は 78.4% 減少した。

ABSTRACT

Energy efficiency and computing flexibility are some of the primary design constraints of heterogeneous computing. In this paper, we present FlashAbacus, a data-processing accelerator that self-governs heterogeneous kernel executions and data storage accesses by integrating many flash modules in lightweight multiprocessors. The proposed accelerator can simultaneously process data from different applications with diverse types of operational functions, and it allows multiple kernels to directly access flash without the assistance of a host-level file system or an I/O runtime library. We prototype FlashAbacus on a multicore-based PCIe platform that connects to FPGA-based flash controllers with a 20 nm node process. The evaluation results show that FlashAbacus can improve the bandwidth of data processing by 127%, while reducing energy consumption by 78.4%, as compared to a conventional method of heterogeneous computing. \blfootnote{This paper is accepted by and will be published at 2018 EuroSys. This document is presented to ensure timely dissemination of scholarly and technical work.

研究の動機と目的

• 低消費電力な異種アクセラレータにおける外部ストレージアクセスに起因する高コストな消費電力とパフォーマンスボトルネックを解消すること。
• 従来のアクセラレータがフラッシュアクセスのためにホスト側のファイルシステムや I/O ライブラリに依存するという制限を克服すること。
• 1 つのアクセラレータプラットフォーム内で、フラッシュメモリ上に直接的・効率的・安全に複数のカーネルを実行できるようにすること。
• 最小限のハードウェアおよびソフトウェアのオーバーヘッドで、処理とストレージを同一位置に配置することで、エネルギー効率とシステム帯域幅を向上させること。
• 外部の OS やランタイム支援なしに、動的かつ依存関係を考慮したカーネルスケジューリングとフラッシュアクセス管理が可能な自己管理型アクセラレータを設計すること。

提案手法

• 数十個のフラッシュモジュールと軽量マルチプロセッサを統合し、低消費電力なデータ処理ユニットを構築する。
• カーネルのデータセクションを物理的フラッシュメモリに直接マッピングするためのカスタム仮想化レイヤー「Flashvisor」を採用し、命令セットアーキテクチャの変更なしに実現する。
• 複数のカーネルがフラッシュメモリを同時にアクセスする際のデータ不整合を防ぐために、範囲ロックメカニズムを採用する。
• ウェアレベリングやガービッジコレクションなどのフラッシュ管理タスクを、主プロセッシングコアから専用プロセッサにオフロードすることで、コアのオーバーヘッドを低減する。
• データ並列性を検出し、活用することで、複数のカーネル間で独立したコードブロックの順序を変更して実行可能にする。
• 20nm フラッシュコントローラーを搭載した PCIe ベースの FPGA プラットフォームにアクセラレータを実装し、実世界のパフォーマンスをプロトタイプ化・評価する。

実験結果

リサーチクエスチョン

• RQ1 自己管理型アクセラレータは、フラッシュベースのデータ処理においてホストレベルのファイルシステムや I/O ライブラリの使用を排除できるか？
• RQ2 フラッシュメモリ上に複数のカーネルを効率的にスケジューリング・隔離することで、リソース利用効率を最大化し、消費電力を最小限に抑えるにはどうすればよいか？
• RQ3 仮想化レイヤーを介した直接的フラッシュアクセスは、従来の外部ストレージアクセスパターンと比較して、帯域幅の向上と消費電力の削減にどの程度寄与するか？
• RQ4 従来の OS を使用しない状況で、アクセラレータ内にフラッシュファームウェアを管理する際のパフォーマンスおよび消費電力のオーバーヘッドはどの程度か？
• RQ5 軽量で FPGA ベースのアクセラレータは、外部 SSD を搭載した従来のマニーコアアクセラレータと同等またはそれ以上のパフォーマンスと消費電力の改善を達成できるか？

主な発見

• FlashAbacus は、外部ストレージアクセスを伴う従来の異種コンピューティングに比べ、データ処理帯域幅を 127% 向上した。
• このアクセラレータは、ベースライン手法に比べて消費電力を 78.4% 減少させ、エネルギー効率の大幅な向上を示した。
• フラッシュ上での直接的なカーネル実行とデータアクセスを可能にすることで、合計実行時間の 49% および合計システム消費電力の 85% をデータ転送に費やす部分を削減した。
• Flashvisor 抽象化により、命令セットアーキテクチャの変更なしに、ホスト側のストレージスタックに依存せずに、直接的・安全かつ効率的なフラッシュメモリアクセスが可能になった。
• 20nm フラッシュコントローラーを搭載した PCIe ベースの FPGA プラットフォームに実装したプロトタイプは、自己管理型設計の実現可能性とパフォーマンスメリットを確認した。
• 処理とストレージの同一配置によりデータ移動を最小限に抑え、複数のカーネルの動的かつ依存関係を考慮したスケジューリングを可能にすることで、高いパフォーマンスと低消費電力を実現した。