[論文レビュー] Floating-Point Arithmetic on Round-to-Nearest Representations

Peter Kornerup, Jean‐Michel Muller+1 more|arXiv (Cornell University)|Jan 18, 2012

Numerical Methods and Algorithms参考文献 6被引用数 4

ひとこと要約

本稿では、2の補数に追加の丸めビット（round-bit）を加えたRN符号化に基づく、浮動小数点表現の新規手法を提案する。この手法により、単純な切り捨て操作で定数時間の四捨五入（round-to-nearest）が可能となる。仮数部を正規化された符号付き桁数（canonical signed-digit）形式に符号化することで、従来のIEEE-754における対数時間の丸めインクリメントを回避し、同等の精度を維持しながら、より高速で簡素な算術回路の実装が可能となる。また、インクリメントを必要とせず、スティッキー・ビットを用いることで、効率的な指向的丸め（directed rounding）も可能となる。

ABSTRACT

Recently we introduced a class of number representations denoted RN-representations, allowing an un-biased rounding-to-nearest to take place by a simple truncation. In this paper we briefly review the binary fixed-point representation in an encoding which is essentially an ordinary 2's complement representation with an appended round-bit. Not only is this rounding a constant time operation, so is also sign inversion, both of which are at best log-time operations on ordinary 2's complement representations. Addition, multiplication and division is defined in such a way that rounding information can be carried along in a meaningful way, at minimal cost. Based on the fixed-point encoding we here define a floating point representation, and describe to some detail a possible implementation of a floating point arithmetic unit employing this representation, including also the directed roundings.

研究の動機と目的

• 従来のIEEE-754丸めにおける対数時間のインクリメントを回避し、定数時間で偏りのない四捨五入を実現する浮動小数点演算システムの設計。
• 2の補数に丸めビットを追加した正規化符号化を活用することで、加算・乗算・除算などの基本的算術演算のハードウェア実装を簡素化すること。
• 四捨五入（round-to-nearest）および指向的丸めモード（RU, RD, RZ, RA）を、丸めインクリメントを必要とせずに効率的に実装すること。
• RN表現が、ASIC/FPGAなどの特殊用途ハードウェアにおいて、面積と遅延を低減しつつ、IEEE-754と同等の精度と正確性を維持することを実証すること。

提案手法

• 2の補数の正規化符号化に丸めビットを追加することで、RN正規化形式（2の補数＋丸めビット）を用い、切り捨て操作により定数時間での四捨五入を実現する。
• 固定小数点数を区間として表現することで、算術演算中の丸め情報を追跡し、正しさを保証する。
• 仮数部をRN正規化形式（2の補数＋丸めビット）に符号化した、IEEE-754に類似した浮動小数点フォーマットを定義する。
• 加算・減算は「近い」（near）および「遠い」（far）の場合に分けて処理し、区間算術を用いて丸めの意味論を保持する。
• 乗算・除算には標準の2の補数算術を適用し、丸め情報を保持するための最小限の変更を加える。
• 指向的丸めはスティッキー・ビットと条件付き丸めビット更新を用いて実現する：RUではr=1、RDではr=0、RZではr=s_a、RAではr=¬s_aと設定し、尾部の非ゼロ状態に基づく。

実験結果

リサーチクエスチョン

• RQ1 浮動小数点演算において、対数時間のインクリメントを必要とせず、定数時間での四捨五入を達成できるか？
• RQ2 符号付き桁数表現を効率的に符号化することで、切り捨てによる定数時間の否定および丸めが可能になるか？
• RQ3 RN表現の算術演算において、標準の2の補数算術を最小限の変更でどれほど再利用できるか？
• RQ4 丸めインクリメントを必要とせず、この表現で指向的丸めを効率的に実装できるか？
• RQ5 RN表現は、IEEE-754と同等の精度を維持しながら、ハードウェアの複雑さと遅延を低減できるか？

主な発見

• RN正規化形式の切り捨てにより、四捨五入が定数時間で達成され、IEEE-754における対数時間のインクリメントの必要性が排除される。
• 否定演算がビット単位の反転により定数時間で実行可能であり、標準の2の補数（全加算器を要する）よりも顕著な改善が得られる。
• 加算・減算演算は、標準の2の補数論理に最小限の変更を加えるだけで実装可能であり、正しさを保証するための区間ベースの意味論を活用する。
• 乗算・除算は、丸め情報を保持するように調整された標準アルゴリズムを用い、標準の2の補数演算に追加コストをかけずに定義可能。
• 指向的丸め（RU, RD, RZ, RA）は、スティッキー・ビットと条件付き丸めビット更新により実現可能であり、インクリメントを必要としない。
• RN表現は、同じフォーマットにおいてIEEE-754と同等の量子化誤差と精度を維持するが、ASIC/FPGAなどのハードウェア実装において面積と遅延が低減される。