Skip to main content
QUICK REVIEW

[論文レビュー] Floorplanning and topology generation for application-specific network-on-chip

Bei Yu, Sheqin Dong|arXiv (Cornell University)|Jan 18, 2010
Interconnection Networks and Systems参考文献 15被引用数 42
ひとこと要約

本稿では、応用固有のネットワークオンチップ(NoC)トポロジー生成のための二段階フレームワークを提案する。まず、部品配置を最適化するパーティショニング駆動型フロアプランニングを行い、その後、ハイブリッドヒューリスティクスと最小コスト最大フロー法を用いてスイッチおよびネットワークインターフェースを挿入し、経路割り当てを通じて消費電力を最小化する。実験的評価において、顕著な電力削減が達成された。

ABSTRACT

Network-on-Chip(NoC) architectures have been proposed as a promising alternative to classical bus-based communication architectures. In this paper, we propose a two phases framework to solve application-specific NoCs topology generation problem. At floorplanning phase, we carry out partition driven floorplanning. At post-floorplanning phase, a heuristic method and a min-cost max-flow algorithm is used to insert switches and network interfaces. Finally, we allocate paths to minimize power consumption. The experimental results show our algorithm is effective for power saving.

研究の動機と目的

  • 複雑なシステムオンチップアーキテクチャ向けに、電力効率的で応用固有のNoCトポロジーを設計する課題に取り組む。
  • スイッチ配置と通信経路割り当ての最適化を通じて、NoC設計の消費電力を低減する。
  • フロアプランニングとトポロジー合成を統合することで、NoC設計プロセスにおける面積および電力効率を向上させる。
  • 特定の応用ワークロードに適合したカスタマイズ可能なNoCトポロジーをスケーラブルかつ効果的に生成する手法を開発する。

提案手法

  • 通信パターンに基づいて機能モジュールをグループ化するパーティショニング駆動型フロアプランニングを適用し、モジュール間通信のオーバーヘッドを低減する。
  • フロアプランニング後の段階で、接続性の向上と遅延の低減を目的に、ヒューリスティクス法を用いて最適なスイッチ挿入位置を特定する。
  • 最小コスト最大フロー法を用いて、消費電力最小化を目的としたネットワークインターフェースおよびスイッチ配置問題をモデル化・解釈する。
  • 最小コスト最大フローの解を用いて通信経路を割り当て、コンポONENT間の低消費電力伝送を保証する。
  • 経路割り当てをスイッチおよびネットワークインターフェース配置と統合し、合計消費電力を同時に最小化する。
  • フロアプランニングとトポロジー合成を統合したフレームワークを通じて、最終的なトポロジーがルーティング可能かつ電力効率的であることを保証する。

実験結果

リサーチクエスチョン

  • RQ1どのようにしてフロアプランニングをNoCトポロジー生成と効果的に統合することで、電力効率を向上させることができるか?
  • RQ2スイッチおよびネットワークインターフェースの配置が、全体のNoC消費電力に与える影響は何か?
  • RQ3ヒューリスティクス法と最小コスト最大フロー法の組み合わせが、低消費電力NoCトポロジーを効果的に生成できるか?
  • RQ4提案された二段階アプローチは、従来のNoC設計フローと比較して、電力および面積効率の点でどのように差をつけるか?

主な発見

  • 提案された二段階フレームワークは、応用固有のNoC設計における消費電力の低減を効果的に実現した。
  • パーティショニング駆動型フロアプランニングとトポロジー合成の統合により、通信効率の向上とモジュール間遅延の低減が達成された。
  • 最小コスト最大フロー法を用いたスイッチおよびインターフェース配置により、最小限のエネルギーコストで最適な経路割り当てが可能になった。
  • 実験結果から、ベースライン手法と比較して本手法が顕著な電力削減を達成することが確認された。

より良い研究を、今すぐ始めましょう

論文の読解から最終レビューまで、研究時間を劇的に削減しましょう。

クレジットカード登録不要

このレビューはAIが作成し、人間の編集者が確認しました。