[論文レビュー] FPGA-based ORB Feature Extraction for Real-Time Visual SLAM

Weikang Fang, Yanjun Zhang+2 more|arXiv (Cornell University)|Oct 18, 2017

Robotics and Sensor-Based Localization参考文献 5被引用数 3

ひとこと要約

本稿では、リアルタイムビジョゥSLAMにおけるORB特徴抽出のためのFPGAベースのハードウェアアクセラレータを提示している。8ビットワード長とパイプライン処理による方向計算ユニットの最適化により、Intel Core i5と比較して83%低いエネルギー消費量、ARM Kraitと比較して51%低い遅延を達成し、67 FPSの処理速度を実現した。モバイルおよびIoTデバイスにおける性能とエネルギー効率の大幅な向上が図られた。

ABSTRACT

Simultaneous Localization And Mapping (SLAM) is the problem of constructing or updating a map of an unknown environment while simultaneously keeping track of an agent's location within it. How to enable SLAM robustly and durably on mobile, or even IoT grade devices, is the main challenge faced by the industry today. The main problems we need to address are: 1.) how to accelerate the SLAM pipeline to meet real-time requirements; and 2.) how to reduce SLAM energy consumption to extend battery life. After delving into the problem, we found out that feature extraction is indeed the bottleneck of performance and energy consumption. Hence, in this paper, we design, implement, and evaluate a hardware ORB feature extractor and prove that our design is a great balance between performance and energy consumption compared with ARM Krait and Intel Core i5.

研究の動機と目的

• モバイルおよびIoTデバイスにおけるビジョゥSLAMの高い計算コストとエネルギー消費を解決すること。
• SLAMパイプラインにおける特徴抽出が、CPUリソースおよびエネルギーの50%以上を占める主なボトル neck であることを特定すること。
• 遅延とエネルギー消費を低減するためのORB特徴抽出用ハードウェアアクセラレータを設計すること。
• 方向計算ユニットのワード長を21ビットから8ビットに短縮することで最適化し、許容可能な精度を維持すること。
• ARM KraitおよびIntel Core i5と比較して、性能、スループット、エネルギー効率の観点からFPGAベースのORBアクセラレータを評価すること。

提案手法

• データアクセス、制御、特徴抽出の各モジュールを専用に設計したパイプラインアーキテクチャを用いて、FPGAベースのORB特徴抽出器を実装する。
• 21ビットの固定小数点値を8ビットワード長に短縮する2段階プロセス（重複する上位ゼロの除去とNビットへの切り捨て）を用いて、方向計算ユニットを最適化する。
• ワード長短縮を適用してLUTおよびレジスタ使用量を最小化し、LUTは65%、レジスタは82%の削減を達成する。
• 回転不変性を持つ点ペアをガウス分布を用いて選択し、計算された方向を利用して回転させる、ステアドBRIEF記述子計算手法を適用する。
• DMAを介したカメラと処理ユニット間の効率的なデータ転送を実現するAXIベースのFPGAシステムオンチップアーキテクチャにアクセラレータを統合する。
• ワード長短縮による誤差を定量化する指標を用いる：$ \text{Error} = \sqrt{(x' - x'_N)^2 + (y' - y'_N)^2} $、特徴点座標への影響を最小限に抑える。

実験結果

リサーチクエスチョン

• RQ1 一般用途CPUおよびモバイルプロセッサ実装と比較して、ハードウェアアクセラレートされたORB特徴抽出器は、リアルタイムビジョゥSLAMにおける遅延とエネルギー消費を低減できるか？
• RQ2 方向計算ユニットのワード長を21ビットから8ビットに短縮することで、精度とハードウェアリソース使用量にどのような影響があるか？
• RQ3 ORB特徴抽出の方向計算ユニットにおいて、精度とリソース効率のトレードオフはどのように変化するか？
• RQ4 FPGAベースのアクセラレーションは、ビジョゥSLAMシステムにおけるスループットとエネルギー効率をどの程度向上できるか？
• RQ5 角度計算の精度を低下させたとしても、提案されたORBアクセラレータは、十分な精度を維持し、堅牢なSLAM性能を発揮できるか？

主な発見

• FPGAベースのORB特徴抽出器は、Stratix V FPGA上で67 FPSのスループットを達成し、ARM Krait（33 FPS）およびIntel Core i5（40 FPS）を大きく上回った。
• 1フレームあたりの遅延は14.8msにまで短縮され、ARM Kraitと比較して51%、Intel Core i5と比較して41%の改善が得られた。
• エネルギー消費は1フレームあたり68 mJにまで低下し、ARM Kraitと比較して9%低いエネルギー消費、Intel Core i5と比較して83%低いエネルギー消費を達成した。
• ワード長を21ビットから8ビットに短縮することで、LUT使用量は65%、レジスタ使用量は82%削減されたが、誤差解析により精度への影響は最小限に抑えられた。
• 8ビットワード長への切り捨てによって生じる最大誤差は、許容可能な水準であり、最も外縁のピクセル点（±15, ±15）でのみ指数関数的増加が見られるが、許容範囲内に保たれた。
• ハードウェア設計は25,648個のALUT、21,791個のレジスタ、1.18 MBのBRAM、8個のDSPブロックを消費し、リアルタイムSLAMアクセラレーションに適した効率的なリソース利用を示した。