[論文レビュー] FPMax: a 106GFLOPS/W at 217GFLOPS/mm2 Single-Precision FPU, and a 43.7GFLOPS/W at 74.6GFLOPS/mm2 Double-Precision FPU, in 28nm UTBB FDSOI

Jing Pu, Sameh Galal+3 more|arXiv (Cornell University)|Jun 24, 2016

Photonic and Optical Devices被引用数 13

ひとこと要約

FPMaxは、28nm UTBB FDSOIプロセスを用いて実装された、極めてエネルギー効率の高い浮動小数点演算装置（FPU）を提示する。単精度モードでは106 GFLOPS/W、倍精度モードでは43.7 GFLOPS/Wの性能を達成した。パイプライン段階の最適化、ボースト符号化、ボディバイアス制御を採用し、1ワットあたりの高い性能を実現。低活動レベルでは最大2倍のエネルギー節約が可能となった。

ABSTRACT

FPMax implements four FPUs optimized for latency or throughput workloads in two precisions, fabricated in 28nm UTBB FDSOI. Each unit's parameters, e.g pipeline stages, booth encoding etc., were optimized to yield 1.42ns latency at 110GLOPS/W (SP) and 1.39ns latency at 36GFLOPS/W (DP). At 100% activity, body-bias control improves the energy efficiency by about 20%; at 10% activity this saving is almost 2x. Keywords: FPU, energy efficiency, hardware generator, SOI

研究の動機と目的

• 先進的なシリコン技術を活用して、現代のコンピューティングワークロードに適した高エネルギー効率のFPUを設計すること。
• レイテンシ指向およびスループット指向の両ワークロードに対して、FPUの性能とエネルギー効率を最適化すること。
• 活動要因の変化に応じたボディバイアス制御のエネルギー効率への影響を調査すること。
• 単精度および倍精度浮動小数点演算において、最先端の性能/ワットを達成すること。
• 28nm UTBB FDSOIプロセスにおいて、ハードウェア生成とアーキテクチャチューニングの有効性を実証すること。

提案手法

• 最適な性能とエネルギー効率を実現するため、パイプライン段階とボースト符号化を最適化した4種類のFPUユニットを設計した。
• 28nm UTBB FDSOIプロセスを活用し、高トランジスタ密度と優れたゲート制御を実現することで、低リーク電流と高パフォーマンスを両立した。
• 閾値電圧の動的調整により、ダイナミックパワー消費を低減するため、ボディバイアス制御を採用した。
• 単精度で1.42nsのレイテンシ、110 GFLOPS/W、倍精度で1.39nsのレイテンシ、36 GFLOPS/Wを達成するようFPUアーキテクチャを最適化した。
• パイプライン深さや符号化方式などのパラメータを設定可能なハードウェアジェネレータを用いて、FPUバリアントを合成した。
• 活動要因100%および10%の状態で性能とエネルギー効率を評価し、エネルギー節約技術のスケーラビリティを検証した。

実験結果

リサーチクエスチョン

• RQ1 最新のCMOSプロセス技術を用いて、アーキテクチャ的およびプロセスレベルの最適化を組み合わせることで、FPUのエネルギー効率をどのように最大化できるか？
• RQ2 異なるワークロード活動レベルにおけるボディバイアス制御のエネルギー効率への影響は何か？
• RQ3 1つのFPU設計が、レイテンシ指向およびスループット指向の両方のワークロードにおいて、高い性能とエネルギー効率を達成できるか？
• RQ4 28nm UTBB FDSOIプロセスにおいて、単精度と倍精度浮動小数点演算の間で、性能とエネルギー効率のトレードオフはどのようなものか？
• RQ5 ハードウェア生成技術は、ハイパフォーマンスコンピューティングアプリケーション向けに、どのように迅速かつ最適化されたFPU設計を可能にするか？

主な発見

• 単精度FPUは1.42nsのレイテンシで106 GFLOPS/Wを達成し、顕著なエネルギー効率を示した。
• 倍精度FPUは1.39nsのレイテンシで43.7 GFLOPS/Wを達成し、倍精度演算におけるエネルギー効率の高い基準を確立した。
• ボディバイアス制御により、活動要因100%では約20%、活動要因10%ではほぼ2倍のエネルギー効率向上が達成された。
• 単精度では217 GFLOPS/mm²、倍精度では74.6 GFLOPS/mm²の面積効率を達成し、高い面積効率を示した。
• 最適化されたパイプライン段階、ボースト符号化、ボディバイアス制御の組み合わせにより、性能/ワットの向上が実現された。
• ハードウェアジェネレータアプローチにより、特定のワークロード要件に適合したFPUバリアントの迅速な合成が可能となった。