[論文レビュー] Full LTL Synthesis over Infinite-state Arenas

Shaun Azzopardi, Luca Di Stefano+2 more|arXiv (Cornell University)|Jul 19, 2023

Formal Methods in Verification被引用数 4

ひとこと要約

本稿では、安全抽象化に公平性抽象化を拡張することで、無限状態の反応型プログラムにおけるLTL合成を完全自動で行う手法を提示する。これにより、従来の手法が失敗する問題に対しても終了が可能になる。主な貢献は、反復的にカウンターアーキテクチャを検出するとともに、ランク関数を推論して強力な公平性仮定を追加する、カウンターアーキテクチャ駆動の方法であり、無限変数を含む複雑なLTL性質の制御装置の合成を可能にする。

ABSTRACT

Recently, interest has increased in applying reactive synthesis to richer-than-Boolean domains. A major (undecidable) challenge in this area is to establish when certain repeating behaviour terminates in a desired state when the number of steps is unbounded. Existing approaches struggle with this problem, or can handle at most deterministic games with Büchi goals. This work goes beyond by contributing the first effectual approach to synthesis with full LTL objectives, based on Boolean abstractions that encode both safety and liveness properties of the underlying infinite arena. We take a CEGAR approach: attempting synthesis on the Boolean abstraction, checking spuriousness of abstract counterstrategies through invariant checking, and refining the abstraction based on counterexamples. We reduce the complexity, when restricted to predicates, of abstracting and synthesising by an exponential through an efficient binary encoding. This also allows us to eagerly identify useful fairness properties. Our discrete synthesis tool outperforms the state-of-the-art on linear integer arithmetic (LIA) benchmarks from literature, solving almost double as many syntesis problems as the current state-of-the-art. It also solves slightly more problems than the second-best realisability checker, in one-third of the time. We also introduce benchmarks with richer objectives that other approaches cannot handle, and evaluate our tool on them.

研究の動機と目的

• 無限状態プログラムにおける無限の推論を必要とする仕様に対して、既存の自動LTL合成手法が終了しないという制限を解消すること。
• 現在の安全抽象化に基づく合成を、ライブネスおよびループ終了性を捉えるために必須の公平性抽象化へと拡張し、完全なLTL実現可能性を達成すること。
• 特に、無限整数変数を含むプログラムに対して、ユーザが提供する制御装置テンプレートなしに完全自動の合成を可能にすること。
• カウンターアーキテクチャ解析から動的に必要な公平性条件を発見するCEGARスタイルのループを開発すること。
• ケーススタディを通じて本手法の有効性を示し、特に可逆レーン制御装置を含む、非終了性を示す問題において実用性を確認すること。

提案手法

• 本手法は、プログラムがLTL論理式に抽象化され、抽象的な領域上で合成が行われるCEGARスタイルのループを用いる。
• 非実現可能な抽象戦略から得られるカウンターアーキテクチャを分析し、無限変数の更新を伴う誤ったループを検出する。
• ループが検出された場合、その振る舞いの終了性をチェックして、ループのためのランク関数を計算する。
• 得られたランク関数を用いて、強力な公平性仮定を導出し、抽象化に追加することで、誤った戦略の多数の族を排除する。
• 安全述語と公平性条件の両方を反復的に精錬することで、実現可能な制御装置が合成されるか、非実現性が証明されるまで繰り返す。
• 本手法は、反応型プログラム用のDSLを備えたプロトタイプツールとして実装されており、記号実行と自動公平性発見をサポートする。

実験結果

リサーチクエスチョン

• RQ1 無限状態LTL合成において、カウンターアーキテクチャから自動的に公平性抽象化を発見することは可能か？ これにより、無限ループを含む問題の終了が可能になるか？
• RQ2 誤ったカウンターアーキテクチャから、ランク関数を自動的に推論することで、公平性仮定を含む抽象化を強化できるか？
• RQ3 公平性抽象化を追加することで、安全および到達可能性の性質を超えて、自動LTL合成の適用範囲はどの程度拡張可能か？
• RQ4 本手法は、ユーザが提供するテンプレートなしに、無限整数変数を含む非終了プログラムの正しい制御装置を合成できるか？
• RQ5 公平性抽象化の統合は、合成プロセスのスケーラビリティおよびパフォーマンスにどのように影響を与えるか？

主な発見

• 提案手法は、従来の完全自動手法が終了しない問題、特に無限ループや整数変数を含む問題に対しても、制御装置を正しく合成できた。
• プロトタイプは、カウンターアーキテクチャから正しく公平性条件を特定・抽象化し、すべてのケーススタディで終了と正しく合成を達成した。
• 実行時間の測定結果から、仮想マシン上で数秒から数分で合成が完了しており、最も時間がかかるステップはランク関数の発見（1インスタンスあたり数秒まで）であった。
• 現在の実装は、抽象化に述語を追加する際、特に述語の部分集合における組み合わせ的爆発のため、スケーラビリティに課題を抱えているが、最適化の検討が進められている。
• 可逆レーン制御装置のケーススタディにおいて、本手法は実用性を示した。公平性抽象化がこのような問題を解くために不可欠であることが明らかになった。
• 本手法はLTLに限定されず、他のω-正規仕様へも一般化可能であり、既存の合成ツールへの統合の可能性を有する。