[論文レビュー] Function Interface Models for Hardware Compilation: Types, Signatures, Protocols

Dan R. Ghica|ArXiv.org|Jul 4, 2009

Embedded Systems Design Techniques参考文献 27被引用数 5

ひとこと要約

本稿では、ゲーム意味論を用いて正しい、合成可能で並列なハードウェア合成を可能にする、形式的関数インターフェースモデル（FIM）を提案する。安全なリソースアクセスを強制し、高階関数をサポートする標準インターフェースプロトコル（SRA）を定義することで、高水準コードから自動的かつ正しく構築可能なハードウェア生成が可能になる。実装されたプロトタイプにより、FPGAに12ニューロンのニューラルネットワークを最小限のリソース使用でコンパイルした。

ABSTRACT

The problem of synthesis of gate-level descriptions of digital circuits from behavioural specifications written in higher-level programming languages (hardware compilation) has been studied for a long time yet a definitive solution has not been forthcoming. The argument of this essay is mainly methodological, bringing a perspective that is informed by recent developments in programming-language theory. We argue that one of the major obstacles in the way of hardware compilation becoming a useful and mature technology is the lack of a well defined function interface model, i.e. a canonical way in which functions communicate with arguments. We discuss the consequences of this problem and propose a solution based on new developments in programming language theory. We conclude by presenting a prototype implementation and some examples illustrating our principles.

研究の動機と目的

• 信頼性の高いコンponent統合を実現するための、標準関数インターフェースモデル（FIM）が欠如しているという、ハードウェアコンパイルにおける長年の課題に取り組む。
• 安全な並列処理、高階関数、モジュラーコンパイルのサポートに欠ける既存のハードウェアコンパイラの制限を克服する。
• プログラミング言語理論にインspiredされた、形式的で型理論的なハードウェアコンパイルの基盤を確立する。
• 高水準の動作仕様から自動的かつ正しく構築可能なハードウェア回路を合成することを可能にする。
• 明確に定義されたFIMが、複雑で並列的かつ合成可能なハードウェア設計を最小限のランタイムオーバーヘッドでサポートできることを示すこと。

提案手法

• 完全な抽象性と構築時の正しさを保証するため、関数インターフェースを定義する形式的モデルとしてゲーム意味論を用いる。
• 関数呼び出しの標準アクセスプロトコルとしてSRA（送信-要求-確認）プロトコルを導入し、シリアライズationと安全なリソース共有を強制する。
• 高階関数をサポートし、コンパイル時にインターフェース契約を強制する、ゲーム意味論に基づく型システムを定義する。
• バスやNoCのような複雑なインタコネクトを避けるために、SRAプロトコルを用いて共有ハードウェアコンponentsへのアクセスを仲介する軽量なアクティベーションマネージャー（AMs）を設計する。
• 高水準コードをゲートレベルのネットリストに変換するプロトタイプコンパイラを適用し、意味的整合性を保持する。
• トレース解析と形式的検証を用いて、並列関数呼び出しにおけるデッドロックやレースコンディションを検出し、防止する。

実験結果

リサーチクエスチョン

• RQ1 ハードウェアコンパイルのための標準関数インターフェースモデル（FIM）をどのように定義すれば、安全で合成可能なコンponent統合を保証できるか？
• RQ2 共有ハードウェアコンponentsへの並列アクセスを安全に管理するには、正しさとパフォーマンスを保つためにどのようなプロトコルが必要か？
• RQ3 ゲーム意味論は、高階関数と完全な抽象性をサポートするハードウェアコンパイルの形式的基盤を提供できるか？
• RQ4 中央集権的な仲裁機構や複雑なインタコネクトを必要とせずに、ハードウェアモジュールを効率的に共有するアクティベーションマネージャーをどのように設計できるか？
• RQ5 FIMに基づくアプローチは、モジュラーで別々にコンパイル可能で相互運用可能なハードウェアコンponentsをどの程度実現できるか？

主な発見

• 提案されたSRAプロトコルは、厳密なシリアライズとチャネルのルールを強制することで、ネストされたおよび並列な関数呼び出しにおけるデッドロックやレースコンディションを効果的に防止した。
• ゲーム意味論的FIMに基づくプロトタイプコンパイラは、Spartan XC3S200 FPGAに12ニューロンのバックプロパゲーションニューラルネットワークを正常に合成し、利用可能なフリップフロップの10%、LUTの13%、スライスの19%しか使用しなかった。
• 実装により、デジタル設計の訓練を受けたことがない学生が167行の高水準コードから正常に動作するFPGA設計を生成できたことが示された。
• 本手法により、バスやNoCのような複雑なインタコネクトを必要とせず、面積とタイミングのオーバーヘッドを低減しながら、正しい、合成可能なハードウェア合成が可能になった。
• ゲーム意味論に基づく形式的型システムにより、型が誤っている、または安全でない相互作用はコンパイル時に排除され、信頼性が向上した。
• 本アプローチは高階関数と安全な並列処理をサポートし、既存のC-to-gateコンパイラに見られる主要な制限を克服した。