[論文レビュー] GateKeeper: Enabling Fast Pre-Alignment in DNA Short Read Mapping with a New Streaming Accelerator Architecture.

Mohammed Alser, Hasan Hassan+4 more|arXiv (Cornell University)|Apr 6, 2016

Genomics and Phylogenetic Studies参考文献 53被引用数 4

ひとこと要約

GateKeeper は、FPGA を活用したストリーミングアクセラレータアーキテクチャであり、DNA ショートリードマッピングにおける高速な事前整合化を実現する。このアーキテクチャは、プロセスの初期段階で誤った候補位置を迅速に除外することで、高速な事前整合化を可能にする。フィールド・プログラマブル・ゲート・アレイ（FPGA）を用いてリアルタイムでストリーミング比較を実行することで、最先端の事前整合化手法（SHD）と比較して最大 17.3× の高速化を達成し、BWA や BFAST のようなハードウェアアクセラレーテッドツールと比較して 100× 以上の高速化を実現している。

ABSTRACT

Genome analysis helps to reveal the genomic variants that cause diseases and evolution of species. Unfortunately, high throughput DNA sequencing (HTS) technologies generate excessive number of small DNA segments -called short reads- that incur significant computational burden. To analyze the entire genome, each of the billions of short reads must be mapped to a reference genome through a computationally expensive process. Due to sequencing errors and genomic variants, the similarity measurement between a read and locations in the reference genome, called alignment, is formulated as an approximate string-matching problem, which is solved using quadratic-time dynamic programming algorithms. In practice, the majority of candidate locations do not align with a given read due to high dissimilarity. The verification process of such candidate locations occupies most of a modern read mapper's execution time. We propose GateKeeper, a new architecture that functions as a pre-alignment step that quickly filters out most incorrect candidate locations. The main idea of GateKeeper is to filter out the incorrect mappings in a streaming fashion using Field-Programmable Gate Arrays (FPGAs). By excluding the incorrect mappings at an early stage, we reduce the number of candidate verifications in the rest of the execution, and thus accelerate the read mapping. GateKeeper is the first design to accelerate pre-alignment using new hardware technologies. On a single FPGA chip, it provides up to 17.3-fold speedup over the state-of-the-art pre-alignment technique, SHD. GateKeeper can provide more than two orders of magnitude speedup over other hardware-accelerated mapping tools such as BWA and BFAST.

研究の動機と目的

• 高スループットシーケンシングにおける、数十億のショートリードをリファレンスゲノムにマッピングするための高い計算コストに対処すること。
• 現代のリードマッパーにおいて実行時間を支配する、誤った候補マッピングの検証に要する時間を短縮すること。
• FPGA を用いたストリーミング処理により、事前整合化を高速化する新しいハードウェアアーキテクチャを設計すること。
• 既存のソフトウェアおよびハードウェアアクセラレーテッドアラインメントツールと比較して顕著な高速化を達成すること。

提案手法

• GateKeeper は、フィールド・プログラマブル・ゲート・アレイ（FPGA）上でストリーミングアーキテクチャを用い、候補マッピングをリアルタイムで評価する。
• 完全なダイナミックプログラミングによるアラインメントの前段階として、ショートリードと候補リファレンス位置の間で高速かつ近似的な類似性チェックを実行する。
• 類似しないリード-リファレンスペアのフィルタリングに最適化された、低遅延かつ高スループットな設計である。
• FPGA の並列処理能力とストリーミングデータフローを活用することで、事前整合化段階でのアイドルタイムを最小限に抑え、スループットを最大化する。
• 既存のリードマッパーと統合するために、主なアラインメントエンジンに送信される候補数を減らすプレフィルタとして機能する。
• パイプライン化された方法で k マーまたは部分文字列を比較する独自のハードウェア論理を採用し、一致しない候補の早期除外を可能にする。

実験結果

リサーチクエスチョン

• RQ1 ハードウェアアクセラレーテッド事前整合化ステップは、高価なダイナミックプログラミングによる検証を要する候補マッピングの数を顕著に削減できるか？
• RQ2 FPGA を用いたストリーミングアーキテクチャは、ソフトウェアベースの事前整合化手法と比較して、性能およびスループット面でどのように差を示すか？
• RQ3 BWA や BFAST のような最先端のツールと比較して、事前整合化の高速化が、全体の DNA ショートリードマッピング性能にどの程度向上効果をもたらすか？
• RQ4 新しい事前整合化アーキテクチャを用いた場合、1枚の FPGA チップで達成可能な最大の高速化はどの程度か？

主な発見

• GateKeeper は、1枚の FPGA チップ上での最先端の事前整合化手法（SHD）と比較して最大 17.3 倍の高速化を達成した。
• BWA や BFAST のようなハードウェアアクセラレーテッドマッピングツールと比較して、2桁以上の高速化（100× 以上）を実現した。
• FPGA を用いたストリーミング設計により、誤った候補マッピングのリアルタイムフィルタリングが可能になり、以降のアラインメント段階の負荷が軽減された。
• 類似しない候補を早期に除外することで、ダイナミックプログラミングアラインメントの計算負荷が顕著に削減された。
• FPGA を用いた事前整合化を高速化する最初のアーキテクチャであり、ゲノムワーキロードにおけるカスタムハードウェアの可能性を示した。
• 性能向上の要因は、一致しないリードの早期除外を可能にする、FPGA の並列処理とストリーミングデータフローの効率的活用に起因する。