[論文レビュー] GenDRAM:Hardware-Software Co-Design of General Platform in DRAM

Tsung-Han Lu, Weihong Xu+1 more|arXiv (Cornell University)|Feb 27, 2026

Parallel Computing and Optimization Techniques被引用数 0

ひとこと要約

GenDRAM は APSP とゲノム配列整列ワークロードを単一の異種チップ上で統合するモノリシック3D DRAM PIM アクセラレータであり、データマッピング、PUs、実行モードを共設計することにより GPU に対して大規模な速度 up を実現します。

ABSTRACT

Dynamic programming (DP) algorithms, such as All-Pairs Shortest Path (APSP) and genomic sequence alignment, are fundamental to many scientific domains but are severely bottlenecked by data movement on conventional architectures. While Processing-in-Memory (PIM) offers a promising solution, existing accelerators often address only a fraction of the work-flow, creating new system-level bottlenecks in host-accelerator communication and off-chip data streaming. In this work, we propose GenDRAM, a massively parallel PIM accelerator that overcomes these limitations. GenDRAM leverages the immense capacity and internal bandwidth of monolithic 3D DRAM(M3D DRAM) to integrate entire data-intensive pipelines, such as the full genomics workflow from seeding to alignment, onto a single heterogeneous chip. At its core is a novel architecture featuring specialized Search PUs for memory-intensive tasks and universal, multiplier-less Compute PUs for diverse DP calculations. This is enabled by a 3D-aware data mapping strategy that exploits the tiered latency of M3D DRAM for performance optimization. Through comprehensive simulation, we demonstrate that GenDRAM achieves a transformative performance leap, outperforming state-of-the-art GPU systems by over 68x on APSP and over 22x on the end-to-end genomics pipeline.

研究の動機と目的

• DP ベースのワークロード（例えば APSP やゲノム配列整列）でデータ移動のボトルネックを除去する動機づけ。
• 多様な DP ワークロードを統合するモノリシック3D DRAM (M3D DRAM) ベースの PIM アーキテクチャを提案。
• 階層化 DRAM 待機 lateny を活用する異種 PU 設計（Search PUs と Compute PUs）と 3D aware なデータマッピング戦略を開発。
• シードからアライメントまでのエンドツーエンドなゲノミクス・パイプラインをオンチップ化し、ホスト・アクセラレータ間のボトルネックを排除。
• 最先端の GPU やドメイン特化アクセラレータと比較した性能とエネルギーの優位性を示す。

提案手法

• DRAM スタックに密着したロジックダイを搭載し、32 個の PUs を近傍に配置した GenDRAM アーキテクチャを導入。
• 2 種類の PU を提供：シード用の 8 個の Search PUs、DP 計算用の 24 個の Compute PUs。
• Compute PUs 内に APSP と配列整列のための専門的なサブユニットを備えた Max/Min Engine を活用。
• 3D アウェアなデータマッピングを適用：待機 latency が重要なデータは高速 DRAM 階層に配置、帯域幅最適化の interleaved mapping をバンク/チャネル間で実施。
• 統一された Dynamic Programming の抽象を、半格子上の一般化された更新として採用（ FW/APSP は min-plus、アライメントは max-plus）。
• 二つの実行モードをサポート：同質 APSP ブロードキャスト（APSP）と異種ゲノミクスパイプライン（シード＋アライメント）をパイプライン化スケジューリングで実行。

実験結果

リサーチクエスチョン

• RQ1 GenDRAM は単一基板で同時に APSP とゲノム配列整列を加速できるか？
• RQ2 データ配置とランタイムスケジューリングは M3D DRAM の階層化 latency と巨大な内部帯域を DP ワークロードにどう活用できるか？
• RQ3 GenDRAM の性能とエネルギーは現在の GPU やドメイン特化アクセラレータと比べてどの程度か？
• RQ4 統合 PU（32 PUs）が 32-bit min-plus と 5-bit max-plus の DP ワークロードの両方をサポートする際の設計トレードオフは何か？

主な発見

• GenDRAM は APSP で最大 67×、エンドツーエンドのゲノミクス・パイプラインでは NVIDIA A100 に対して 22×のスピードアップを達成。
• 複雑なバイオ情報学パイプラインの平均電力は 31.2 W、APSP は 10.2 W。
• GenDRAM はエネルギー効率で A100 ベースラインを 152×、RapidGraph アクセラレータを 20×上回る。
• 1:1 の PU-to-bank-group マッピングで M3D DRAM の内部帯域幅を飽和させる 32-PU 構成。
• 待機 latency（階層化）と帯域幅（インターリーブ）を意識したデータマッピングは、DPワークロードの活用に必須。
• アーキテクチャは、ゲノミクスにおけるメモリ境界のシードと計算境界のアライメントを異種パイプラインで協調設計に成功。