[論文レビュー] Graphene-based RRAM devices for neural computing

Rajalekshmi TR, Rinku Rani Das+2 more|arXiv (Cornell University)|Aug 5, 2023

Advanced Memory and Neural Computing被引用数 5

ひとこと要約

本稿では、グラフェンの優れた電気的・熱的・機械的特性を活かして、スイッチング速度、耐久性、保持特性、柔軟性を向上させることで、神経計算向けの高性能でスケーラブルなソリューションとして、グラフェンを用いた抵抗性ランダムアクセスメモリ（RRAM）デバイスを提案している。主な貢献は、グラフェンを用いたRRAMが最大16状態の多値セル記憶を可能とし、CMOSとの互換性を備えた効率的で低消費電力の神経形状計算を実現できることを示したことにある。

ABSTRACT

Resistive random access memory (RRAM) is very well known for its potential application in in-memory and neural computing. However, they often have different types of device-to-device and cycle-to-cycle variability. This makes it harder to build highly accurate crossbar arrays.Traditional RRAM designs make use of various filament-based oxide materials for creating a channel which is sandwiched between two electrodes to form a two-terminal structure. They are often subjected to mechanical and electrical stress over repeated read-and-write cycles. The behavior of these devices often varies in practice across wafer arrays over these stress when fabricated. The use of emerging 2D materials is explored to improve electrical endurance, long retention In review time, high switching speed, and fewer power losses. This study provides an in-depth exploration of neuro-memristive computing and its potential applications, focusing specifically on the utilization of graphene and 2D materials in resistive random-access memory (RRAM) for neural computing. The paper presents a comprehensive analysis of the structural and design aspects of graphene-based RRAM, along with a thorough examination of commercially available RRAM models and their fabrication techniques. Furthermore, the study investigates the diverse range of applications that can benefit from graphene-based RRAM devices.

研究の動機と目的

• 従来のRRAMにおけるデバイス間ばらつきおよびサイクル間ばらつきを軽減するため、グラフェンをスイッチング媒体または電極として統合すること。
• 耐久性（10⁸サイクル以上）、保持性（10年以上）、スイッチング速度（10 ns未満）、消費電力効率（10 pJ）といった、RRAMの主要な性能指標を向上させること。
• 神経形状計算におけるアナログシナプスの模倣に適した、RRAMにおける多値セル（MLC）動作を可能とすること。
• 既存の半導体アーキテクチャへの統合を想定した、グラフェンベースRRAMのCMOS互換性およびスケーラビリティを評価すること。

提案手法

• 接触抵抗を低減し、表面効果を最適化するため、二端子RRAM構造においてグラフェンを界面層または活性スイッチング媒体として使用すること。
• Ti、Ag、Taなどのさまざまな電極材料と、HfO₂、SiO₂などの金属酸化物を、グラフェンと併用して抵抗スイッチングを実現すること。
• 高密度の神経計算を実現するため、グラフェン-RRAMを用いたクロスバー配列および3次元スタック構造（例：416×224×8）の設計。
• スケーラブルな手法（移動技術および低温度統合を含む）を用いて、グラフェン-RRAMデバイスを製造すること。
• 周波数ドメイン多重化と、Si-CMOS回路とのハイブリッド統合によるグラフェンFETの組み合わせを実装し、回路機能を強化すること。
• リーク率を低減し、RRAMアレイのスケーラビリティを向上させるために、1TNR（OneTransistor-N-RRAM）アーキテクチャを採用すること。

実験結果

リサーチクエスチョン

• RQ1 グラフェンの統合は、神経計算用途におけるRRAMデバイスのデバイス間ばらつきおよびサイクル間ばらつきをどのように軽減できるか？
• RQ2 グラフェンベースRRAMで達成可能な安定した抵抗状態の最大数は何か？ また、これにより多値セル記憶がどのように可能になるか？
• RQ3 グラフェンベースRRAMは、同時に高いスイッチング速度、低消費電力、長時間の保持特性をどの程度達成できるか？
• RQ4 グラフェン-RRAMデバイスは、スケーラブルな神経形状システム統合を想定した、既存のCMOS技術とどの程度互換性を持つのか？
• RQ5 性能劣化を伴わずに、グラフェンをRRAM構造に移動・統合する際の主な課題は何か？

主な発見

• グラフェンベースRRAMデバイスは、1回の操作あたり10 ns未満のスイッチング速度と、約10 pJの消費電力で動作することが確認された。
• デバイスは10⁸回を超える書き込み/消去サイクルの電気的耐久性と、10年以上の保持時間を持つことが実証された。
• グラフェンベースのメモリスタシステムでは、最大16の明確な抵抗状態が報告されており、アナログ神経形状計算に適した効果的な多値セル（MLC）記憶が可能となった。
• グラフェンの統合により、熱管理の向上、機械的頑丈さ（最大500回の曲げ試行）、温度変化への耐性が顕著に向上した。
• 3次元グラフェン-RRAMアレイ（例：416×224×8）は、MNISTデータセット上で効果的な認識性能を示し、神経計算における実用性を裏付けた。
• ハイブリッド統合によるグラフェンFETとSi-CMOS回路の統合、および1TNRアーキテクチャを用いたCMOS準拠のプロセス技術は、スケーラブルでリークが少ないRRAMシステムの実現に有望であることが示された。