[論文レビュー] Graphical Fourier Theory and the Cost of Quantum Addition

Stach Kuijpers, John van de Wetering+1 more|arXiv (Cornell University)|Apr 16, 2019

Quantum Computing Algorithms and Architecture参考文献 11被引用数 11

ひとこと要約

本稿では、半ブール関数のフーリエ変換を介して、ZX-およびZHカルキューを結ぶグラフィカルなフーリエ理論を導入し、制御位相ゲート（ZH）を表す図式と指数付きパウリゲート（ZX）を表す図式との間で体系的な翻訳を可能にする。主な貢献は、フーリエ展開則と位相キャンセレーションに基づく一般化・自動最適化手法に裏打ちされた、図式的手法であり、トフォリと量子アダー回路のTゲート数を最大50％まで削減する。

ABSTRACT

The ZX-calculus is a convenient formalism for expressing and reasoning about quantum circuits at a low level, whereas the recently-proposed ZH-calculus yields convenient expressions of mid-level quantum gates such as Toffoli and CCZ. In this paper, we will show that the two calculi are linked by Fourier transform. In particular, we will derive new Fourier expansion rules using the ZH-calculus, and show that we can straightforwardly pass between ZH- and ZX-diagrams using them. Furthermore, we demonstrate that the graphical Fourier expansion of a ZH normal-form corresponds to the standard Fourier transform of a semi-Boolean function. As an illustration of the calculational power of this technique, we then show that several tricks for reducing the T-gate cost of Toffoli circuits, which include for instance quantum adders, can be derived using graphical Fourier theory and straightforwardly generalized to more qubits.

研究の動機と目的

• 半ブール関数のフーリエ変換を用いて、ZXカルキューとZHカルキューの間の正式な関係を確立すること。
• ZH図式（制御位相ゲートを表す）とZX図式（パリティ位相ゲートを表す）との間を翻訳する図式的手法を開発すること。
• このフレームワークを用いて、トフォリ回路および量子アダー回路における既知のTゲート削減技法を体系的に導出し、一般化すること。
• フーリエスペクトルをZX/ZH図式に係数として符号化することで、Tゲート数を最小化する実装を可能にする、自動化された回路最適化を可能にすること。

提案手法

• パリティ関数の正規直交基底を用いて、ZHカルキューにおける新しいフーリエ展開則を導出し、ZH図式とZX図式との間の変換を可能にする。
• nキュービット位相多項式およびそのフーリエスペクトルを、インデックス付き!-ボックス表記で図式的に表現する。
• 半ブール関数のフーリエ変換を用いて、ZH図式とZX図式との間を相互に変換し、係数が半ブール関数のフーリエスペクトルに対応することを保証する。
• フーリエ変換された図式における位相キャンセレーションを活用し、特にトフォリゲートの計算・元に戻すペアにおいてTゲート数を削減する。
• 既知の最適化テクニック（例：アーキテクチャに1キュービットのアーキテクチャを用いた4Tゲートのトフォリ）を、フーリエ変換と制御位相ゲートの再書き換えを用いて再利用可能なフレームワークに一般化する。
• 測定結果の補正に、クリフォードゲート（例：CZ）を用いた後選択を適用し、アーキテクチャベースの構成における状態の補正を可能にする。

実験結果

リサーチクエスチョン

• RQ1 ZHカルキューは、位相多項式をどのように表現・操作できるか。その方法により、ZXカルキューへの体系的翻訳が可能になるか。
• RQ2 半ブール関数のフーリエ変換の図式的解釈は、量子回路図の文脈でどのように解釈できるか。
• RQ3 既知のトフォリおよびアダー回路におけるTゲート削減技法が、このグラフィカルなフーリエフレームワークを用いて導出可能かつ一般化可能か。
• RQ4 フーリエスペクトルにおける位相キャンセレーションは、量子回路におけるTゲート削減とどのように対応するか。
• RQ5 この手法を、非クリフォード資源コストを低減する文脈で、多制御トフォリゲート用の新しい恒等式を導出するために拡張可能か。

主な発見

• 本稿では、半ブール関数のフーリエ変換とZH図式およびZX図式の間の直接的な対応関係を確立し、フーリエスペクトルの係数が図式内の位相値と一致することを示した。
• 1つのアーキテクチャキュービットを用いた4Tゲートのトフォリゲート実装が導出され、4(n−1)個のZ(π/2n)回転と1つのアーキテクチャを用いてn制御のトフォリゲートに一般化された。
• 計算・元に戻すペアのトフォリゲートを簡略化することで、量子アダー回路におけるTゲートコストを50％削減でき、8Tゲートを4Tゲートに削減した。
• フーリエ変換された図式における位相キャンセレーションにより、体系的な簡略化が可能であり、後選択されたアーキテクチャ状態の補正にはクリフォード操作（例：CZゲート）のみが必要である。
• 本手法は、既知の最適化テクニックを再利用可能なフレームワークに一般化し、PyZXのような自動化ツールへの統合の可能性を示唆している。
• ZXおよびZH図式的推論を組み合わせることで、非クリフォード資源最小化の文脈において、以前に未知であったトフォリ回路用の恒等式を導出可能となった。