[論文レビュー] Hardware-based Security for Virtual Trusted Platform Modules

Sami Alsouri, Thomas Feller+2 more|arXiv (Cornell University)|Aug 7, 2013

Security and Verification in Computing参考文献 12被引用数 3

ひとこと要約

本論文は、仮想化環境における仮想PCR（vPCR）を物理的ハードウェアPCRにバインドする2つのハードウェアベースのセキュリティ機構——ハッシュツリーおよびインクリメンタルハッシング——を提案する。これにより、ソフトウェア攻撃に対して耐性を持つようになり、FPGA実装では低オーバーヘッドで実現され、信頼性の高い仮想TPMを維持する。信頼性の基盤は拡大せず、更新の計算量はO(log n)を達成する。

ABSTRACT

Virtual Trusted Platform modules (TPMs) were proposed as a software-based alternative to the hardware-based TPMs to allow the use of their cryptographic functionalities in scenarios where multiple TPMs are required in a single platform, such as in virtualized environments. However, virtualizing TPMs, especially virutalizing the Platform Configuration Registers (PCRs), strikes against one of the core principles of Trusted Computing, namely the need for a hardware-based root of trust. In this paper we show how strength of hardware-based security can be gained in virtual PCRs by binding them to their corresponding hardware PCRs. We propose two approaches for such a binding. For this purpose, the first variant uses binary hash trees, whereas the other variant uses incremental hashing. In addition, we present an FPGA-based implementation of both variants and evaluate their performance.

研究の動機と目的

• ソフトウェアベースの仮想TPM（vTPM）に起因するセキュリティ脆弱性に対処する。これらはハードウェアベースの信頼性を欠き、信頼性基盤（TCB）を拡大する。
• 単一の物理的ハードウェアPCRにバインドすることで、仮想PCRにハードウェアレベルのセキュリティを回復する。
• vPCRの整合性が暗号的根拠に基づき信頼できるハードウェア基盤に固定されることで、仮想化環境におけるTCBを縮小する。
• 2つの新規バインディング技術——二分ハッシュツリーおよびインクリメンタルハッシング——のFPGA実装を通じて、実用的妥当性を評価する。

提案手法

• 同じインデックスの複数のvPCRを二分ハッシュツリーを用いて1つのルートハッシュに統合し、ハードウェアPCRに格納することで、暗号的ハッシングによる整合性を保証する。
• インクリメンタルハッシングを用いてvPCR値の集約ハッシュを維持し、モジュラ算術演算を介した効率的な更新を可能にする。
• 実際の制約下での性能とリソース使用量を評価するため、両方の方式をVirtex5 FPGAプラットフォームに実装する。
• 現在のTPMはこれらのインターフェースを備えていないため、ネイティブなハッシュツリーおよびインクリメンタルハッシング操作をサポートするようにTPM仕様を拡張することを提案する。
• 改ざんを防ぐために、ハッシュ計算をTPM内部でする設計とし、結果の信頼性を保証する。
• 不正なリセット攻撃を防ぐために、インクリメンタルハッシングに履歴追跡機構を導入し、監査可能性を維持する。

実験結果

リサーチクエスチョン

• RQ1 仮想化環境において、仮想PCRを物理的PCRに安全にバインドすることで、ハードウェアベースの信頼性を回復できるか？
• RQ2 実際の環境において、ハッシュツリー方式とインクリメンタルハッシング方式の計算およびリソースオーバーヘッドはどのように比較されるか？
• RQ3 FPGAプラットフォーム上でのこれらの方式が達成する性能特性（更新および検証時間）はどのようなものか？
• RQ4 提案されたバインディング機構は、既存のTPM制約内で実装可能か、それとも仕様の拡張が必要か？
• RQ5 仮想TPMの数および更新操作の数が増加するに従い、検証の計算量はどのようにスケーリングするか？

主な発見

• ハッシュツリー方式では、更新および検証の両方の計算量がO(log n)を達成し、FPGA上での測定更新時間は1.4 μsであった。
• インクリメンタルハッシング方式では更新計算量がO(1)であるが、検証計算量はO(n*u)であり、結果として検証時間は55.4 μsに達し、ハッシュツリー方式の30倍以上遅い。
• ハッシュツリー実装では、並列SHA-1計算による約20％の性能向上が得られたが、LPCバスを介した通信オーバーヘッドが主なボトル neck であった。
• インクリメンタルハッシング方式のリソース消費は顕著で、単一のシフトアンドアド乗算器のみで14,371 LUTおよび6,175レジスタを消費した。
• リセット攻撃を防ぐために更新履歴を保持する必要があるため、検証の計算量が増加し、スケーラビリティが制限される。
• 両方式とも、妥当なオーバーヘッドで実装可能であり、今後のTPMにおいてこれらの機構をサポートするための仕様拡張を著者らが提案している。