[論文レビュー] Hardware optimized parity check gates for superconducting surface codes

Matthew J. Reagor, Thomas C. Bohdanowicz+3 more|arXiv (Cornell University)|Nov 11, 2022

Quantum Computing Algorithms and Architecture被引用数 4

ひとこと要約

本稿では、超伝導表面コード向けにハードウェア最適化されたパリティ（HOP）ゲートを提案する。HOPゲートは、1つの5キュービットエンタングルゲートを用いて、同時に複数キュービットの条件付き位相蓄積を実行することで、安定化子測定を実現する。HOP方式は、標準的な表面コードの$0.79\times10^{-3}$と比較して、$1.25\times10^{-3}$の高い論理エラー閾値を達成しており、物理的エラー率が低下するにつれてエラー抑制が遅くなるにもかかわらず、より高い耐障害性を示している。

ABSTRACT

Error correcting codes use multi-qubit measurements to realize fault-tolerant quantum logic steps. In fact, the resources needed to scale-up fault-tolerant quantum computing hardware are largely set by this task. Tailoring next-generation processors for joint measurements, therefore, could result in improvements to speed, accuracy, or cost -- accelerating the development large-scale quantum computers. Here, we motivate such explorations by analyzing an unconventional surface code based on multi-body interactions between superconducting transmon qubits. Our central consideration, Hardware Optimized Parity (HOP) gates, achieves stabilizer-type measurements through simultaneous multi-qubit conditional phase accumulation. Despite the multi-body effects that underpin this approach, our estimates of logical faults suggest that this design can be at least as robust to realistic noise as conventional designs. We show a higher threshold of $1.25 imes 10^{-3}$ compared to the standard code's $0.79 imes 10^{-3}$. However, in the HOP code the logical error rate decreases more slowly with decreasing physical error rate. Our results point to a fruitful path forward towards extending gate-model platforms for error correction at the dawn of its empirical development.

研究の動機と目的

• 超伝導トランスモンキュービットに特化したハードウェア最適化されたエラー訂正方式の設計を目的とする。
• 複数ゲートによる安定化子測定シーケンスを1つの多体ゲートに置き換えることで、フォールトトレランス量子計算におけるリソースオーバーヘッドを低減することを目的とする。
• 超伝導回路における多体相互作用が、従来の表面コードと同等または優れたエラー閾値を達成できるかどうかを評価することを目的とする。
• ハードウェアに適合したエラー訂正アーキテクチャにおける、閾値性能と論理エラー率スケーリングのトレードオフを調査することを目的とする。

提案手法

• HOPゲートは、可調節カップラーを用いて、正方形格子上の中心の安定化子チェックキュービットと4つの周辺データキュービット間で強い分散的$ZZ$相互作用を誘発する。
• プロトコルは、チェックキュービットにアダマールゲートを適用し、データキュービットのパリティに基づいて位相を条件付きで蓄積する$ZZ$相互作用ハミルトニアン下での時間発展を経て、再びアダマールゲートを適用することで、$Z$基底におけるパリティを測定する。
• 5キュービット系における$ZZ$相互作用下の時間発展は、4つのCZゲートのシーケンスと等価であり、個々の2キュービットエンタングルゲートを用いずともパリティ測定が可能である。
• この手法は、イオントラップのMølmer-Sørensenゲートの双対を、$ZZ$カップリングダイナミクスを介して超伝導キュービットに適応したものである。
• 論理エラー率は、単一の結果を持つパリティチャネルモデルを用いてシミュレートされ、高次補正を適用して多キュービットパリティノイズを$O(p^3)$の精度に近似する。
• 対数空間における線形フィットを用いて、シミュレートされたコード距離を超えた論理エラー率を外挿し、$d > 21$の範囲で$m(d)$および$\log c(d)$を推定する。

実験結果

リサーチクエスチョン

• RQ1 表面コードにおける安定化子測定に、複数ゲートシーケンスの代わりに1つの5キュービットエンタングルゲートを用いることは可能か？
• RQ2 ハードウェア最適化された多体ゲート設計は、従来の表面コードよりも高いエラー閾値を達成できるか？
• RQ3 HOPコードの論理エラー率は、物理的エラー率が低下するにつれて、標準的な表面コードと比較してどのようにスケーリングするか？
• RQ4 実際のノイズ下でも、超伝導回路における多体相互作用が、どれほどまでフォールトトレランスを維持できるか？

主な発見

• HOPコードは、$1.25\times10^{-3}$の論理エラー閾値を達成しており、標準表面コードの$0.79\times10^{-3}$を上回っている。
• 物理的エラー率が低下するにつれて、HOPコードの論理エラー率は標準コードよりも遅く減少する。これは、指数部$m_{HOP}(d) = 0.53d - 0.71$が、$m_{Std}(d) = 0.56d - 0.406$と比較して、より小さいことを示している。
• 係数$\log c_{HOP}(d) = 1.56d - 3.11$は、$\log c_{Std}(d) = 1.77d - 2.73$よりもゆっくりと増加するため、大きなコード距離における論理エラー率のスケーリングが優れていることが示唆される。
• HOPゲート設計は、4つのCZゲートのシーケンスと等価であり、1回のコherentな時間発展でパリティ測定が可能となるため、ゲート数とエラー蓄積が削減される。
• 逐次的な単一結果チャネルを用いた5キュービットパリティチャネルの近似は$O(p^3)$の精度に達しており、低エラー率におけるシミュレーションの妥当性が裏付けられる。
• 外挿されたシミュレーション結果から、HOPコードは閾値とエラー抑制速度の間で有利なトレードオフを維持していることが示され、大規模なフォールトトレランス量子計算への実現可能性が支持される。