[論文レビュー] HEAX: An Architecture for Computing on Encrypted Data

M. Sadegh Riazi, Kim Laine+2 more|arXiv (Cornell University)|Sep 20, 2019

Cryptography and Data Security参考文献 58被引用数 30

ひとこと要約

HEAXは、多重並列性を活用することで、ソフトウェアベースのFHEに対して164–268倍の性能向上を達成する、完全準同型暗号（FHE）のための新規ハードウェアアーキテクチャを提示する。これは、高度に並列化可能な数論的変換（NTT）エンジンと、オンチップメモリを最小限に抑えたエンドツーエンドのパイプライン設計を含む。このアーキテクチャは再構成可能ハードウェア向けに最適化されており、セキュリティとスケーラビリティを維持したまま暗号化されたデータに対する効率的な計算を可能にする。

ABSTRACT

With the rapid increase in cloud computing, concerns surrounding data privacy, security, and confidentiality also have been increased significantly. Not only cloud providers are susceptible to internal and external hacks, but also in some scenarios, data owners cannot outsource the computation due to privacy laws such as GDPR, HIPAA, or CCPA. Fully Homomorphic Encryption (FHE) is a groundbreaking invention in cryptography that, unlike traditional cryptosystems, enables computation on encrypted data without ever decrypting it. However, the most critical obstacle in deploying FHE at large-scale is the enormous computation overhead. In this paper, we present HEAX, a novel hardware architecture for FHE that achieves unprecedented performance improvement. HEAX leverages multiple levels of parallelism, ranging from ciphertext-level to fine-grained modular arithmetic level. Our first contribution is a new highly-parallelizable architecture for number-theoretic transform (NTT) which can be of independent interest as NTT is frequently used in many lattice-based cryptography systems. Building on top of NTT engine, we design a novel architecture for computation on homomorphically encrypted data. We also introduce several techniques to enable an end-to-end, fully pipelined design as well as reducing on-chip memory consumption. Our implementation on reconfigurable hardware demonstrates 164-268x performance improvement for a wide range of FHE parameters.

研究の動機と目的

• 大規模な展開が制限される完全準同型暗号（FHE）における重要な性能ボトルネックを解消すること。
• クラウド環境における暗号化データに対する効率的でスケーラブルかつ安全な計算を可能にするハードウェアアーキテクチャを設計すること。
• 暗号化データの計算オーバーヘッドを、暗号文レベルから細粒度のモジュラ算術まで、複数の並列化レベルを活用することで低減すること。
• エンドツーエンドのパイプライン実行をサポートしつつ、オンチップメモリ消費量を最小限に抑えること。
• 実用的で再構成可能なハードウェアソリューションを提供し、NTTやFHEのような格子基盤暗号プリミティブの高速化を実現すること。

提案手法

• FHEワークロードに最適化された、新規で高並列性を有する数論的変換（NTT）エンジンの設計。
• スタップを伴わずにホモモーフィック演算のエンドツーエンド実行を可能にするパイプラインアーキテクチャの実装。
• 大容量の暗号文に対するオンチップストレージ要件を低減するメモリ最適化技術の導入。
• NTTおよびモジュラ算術演算の複数のプロセッシングユニットにわたるデータ並列性および命令並列性の活用。
• FPGAを用いた再構成可能ハードウェアを用いて、HEAXアーキテクチャをさまざまなFHEパrameterセットでプロトタイプ化および評価。
• 多項式乗算などのFHEのコア演算における遅延を低減するためのモジュラ算術最適化の適用。

実験結果

リサーチクエスチョン

• RQ1 ハードウェアレベルの並列性を効果的に活用することで、完全準同型暗号（FHE）をどのように高速化できるか？
• RQ2 FHEシステムにおいてメモリフットプリントを低減し、パイプライン実行を可能にするためにどのようなアーキテクチャ最適化が必要か？
• RQ3 再構成可能ハードウェアプラットフォームは、ソフトウェアベースのFHE実装よりも顕著な性能向上を達成できるか？
• RQ4 提案されたNTTエンジンは、従来のソフトウェアおよびハードウェア設計と比較して、スループットとリソース利用効率の面でどのように異なるか？
• RQ5 HEAXアーキテクチャは、さまざまなFHEパrameterセットにわたって、低遅延と高スループットを維持しながら、どの程度スケーラブルに拡張できるか？

主な発見

• HEAXは、広範なFHEパrameterセットにわたり、ソフトウェアベースのFHE実装と比較して164–268倍の性能向上を達成した。
• 提案されたNTTエンジンは、格子基盤FHE方式に不可欠な高スループット・低遅延の多項式算術を実現した。
• エンドツーエンドのパイプライン処理により、アイドルサイクルが削減され、ハードウェア利用効率が向上し、持続的なスループットが実現された。
• データレイアウトおよびバッファリング最適化により、オンチップメモリ消費量が顕著に低減され、スケーラビリティが向上した。
• 再構成可能ハードウェア（FPGA）上で強力なスケーラビリティと効率性を示したため、実世界での展開が可能であることが示された。
• HEAXの設計は一般化可能であり、FHEにとどまらず、他の格子基盤暗号システムにも利益をもたらす可能性を有する。