[論文レビュー] HEAX: High-Performance Architecture for Computation on Homomorphically Encrypted Data in the Cloud

M. Sadegh Riazi, Kim Laine+2 more|arXiv (Cornell University)|Jan 1, 2019

Cryptography and Data Security被引用数 3

ひとこと要約

HEAX は、マルチレベル並列処理を活用することで、ソフトウェア実装と比較して 164–268× の高速化を達成する、完全準同型暗号（FHE）の高性能ハードウェアアーキテクチャを提示する。新規で非常に並列性の高い数論的変換（NTT）エンジンと、オンチップメモリ使用量を低減したエンドツーエンドのパイプライン設計を備えており、クラウドにおける実用的な FHE 計算を可能にする。

ABSTRACT

With the rapid increase in cloud computing, concerns surrounding data privacy, security, and confidentiality also have been increased significantly. Not only cloud providers are susceptible to internal and external hacks, but also in some scenarios, data owners cannot outsource the computation due to privacy laws such as GDPR, HIPAA, or CCPA. Fully Homomorphic Encryption (FHE) is a groundbreaking invention in cryptography that, unlike traditional cryptosystems, enables computation on encrypted data without ever decrypting it. However, the most critical obstacle in deploying FHE at large-scale is the enormous computation overhead. In this paper, we present HEAX, a novel hardware architecture for FHE that achieves unprecedented performance improvement. HEAX leverages multiple levels of parallelism, ranging from ciphertext-level to fine-grained modular arithmetic level. Our first contribution is a new highly-parallelizable architecture for number-theoretic transform (NTT) which can be of independent interest as NTT is frequently used in many lattice-based cryptography systems. Building on top of NTT engine, we design a novel architecture for computation on homomorphically encrypted data. We also introduce several techniques to enable an end-to-end, fully pipelined design as well as reducing on-chip memory consumption. Our implementation on reconfigurable hardware demonstrates 164-268x performance improvement for a wide range of FHE parameters.

研究の動機と目的

• クラウドコンピューティングにおける完全準同型暗号（FHE）の性能ボトルネックを解消すること。
• GDPR や HIPAA、CCPA などの規制が厳しいプライバシー感受性の高い環境での FHE の実用的導入を可能にすること。
• 復号化を伴わずに暗号化されたデータ上で効率的でスケーラブルかつ安全な計算を実現するハードウェアアーキテクチャの設計。
• FHE ワークロードにおいて高いスループットを維持しながらオンチップメモリ消費量を低減すること。
• FHE 操作のエンドツーエンドパイプライン化を実現し、ハードウェアの利用効率とスループットを最大化すること。

提案手法

• ラティスベース暗号および FHE に最適化された、新規で非常に並列性の高い数論的変換（NTT）エンジンの設計。
• 暗号文、データパス、モジュラ演算の各レベルでマルチレベル並列処理を実装し、スループットを最大化。
• FHE 計算におけるアイドルサイクルを低減し、高い利用効率を維持するエンドツーエンドのパイプラインアーキテクチャの導入。
• データ再利用とメモリアクセススケジューリング技術を用いてオンチップメモリ使用量を最適化。
• 再構成可能ハードウェア（FPGA）を活用し、FHE プリミティブおよび演算の柔軟で効率的なマッピングを実現。
• NTT エンジンと FHE 計算ユニットを統合し、同型演算に適したスケーラブルなハードウェアパイプラインを構築。

実験結果

リサーチクエスチョン

• RQ1 ハードウェア上で FHE 計算を高速化するために、マルチレベル並列処理をどのように効果的に活用できるか。
• RQ2 FHE エンジンの基盤となる、非常に並列性の高い NTT アーキテクチャを設計可能か。
• RQ3 FHE システムにおいてエンドツーエンドのパイプライン化を実現し、オンチップメモリ容量を低減するために必要なハードウェア最適化は何か。
• RQ4 カスタムハードウェアを用いることで、ソフトウェアベースの FHE 実装と比較して、どの程度の性能向上が達成できるか。
• RQ5 提案アーキテクチャは、広範な FHE パrameterセットにわたってどのようにスケーリングするか。

主な発見

• HEAX は、広範な FHE パrameterセットにわたり、ソフトウェアベースの FHE 実装と比較して 164–268× の性能向上を達成した。
• 提案された NTT エンジンは、高いスループットと低遅延を実現し、さまざまなラティスベース暗号システムへの応用に適している。
• エンドツーエンドのパイプライン化が成功裏に実装され、連続的なデータ処理が可能になり、ハードウェアの利用効率が最大化された。
• 最適化されたデータアクセスおよび再利用戦略により、オンチップメモリ消費量が顕著に低減された。
• ハードウェア設計は、多様な FHE パrameter設定において優れたスケーラビリティと効率性を示した。
• アーキテクチャは再構成可能ハードウェア上で展開可能であり、実世界のクラウド環境における同型暗号の実用的高速化を可能にした。