[論文レビュー] Heuristics for Quantum Compiling with a Continuous Gate Set
この論文は、NISQ時代の超伝導量子プロセッサにおけるCNOTゲート数を最小化することを目的とした、トポロジーに配慮したA*に類似したヒューリスティックアルゴリズムを提示している。数値最適化を用いて繰り返しパラメータ化された単一キュービットゲートおよびCNOTゲート層を最適化することで、最先端のツールと比較して平均2.4倍のCNOTゲート数削減を達成し、最大5.3倍の改善も見せた。また、低遅延の回路を維持するとともに、異なるゲートセットやトポロジーへの再ターゲティングが可能である。
We present an algorithm for compiling arbitrary unitaries into a sequence of gates native to a quantum processor. As accurate CNOT gates are hard for the foreseeable Noisy- Intermediate-Scale Quantum devices era, our A* inspired algorithm attempts to minimize their count, while accounting for connectivity. We discuss the search strategy together with metrics to expand the solution frontier. For a workload of circuits with complexity appropriate for the NISQ era, we produce solutions well within the best upper bounds published in literature and match or exceed hand tuned implementations, as well as other existing synthesis alternatives. In particular, when comparing against state-of-the-art available synthesis packages we show 2.4x average (up to 5.3x) reduction in CNOT count. We also show how to re-target the algorithm for a different chip topology and native gate set, while obtaining similar quality results. We believe that empirical tools like ours can facilitate algorithmic exploration, gate set discovery for quantum processor designers, as well as providing useful optimization blocks within the quantum compilation tool-chain.
研究の動機と目的
- NISQ時代の量子プロセッサにおいて、CNOTゲートの信頼性が低く、性能のボトルネックとなっていることを踏まえ、CNOTゲート数を最小化すること。
- すべてのキュービット間が接続可能であると仮定しない、実用的でヒューリスティックに基づく量子回路合成アルゴリズムの開発。
- トポロジーに配慮した合成が、トポロジーに配慮しない手法に次いで標準的なマッピングツールを適用する場合に、回路の遅延とCNOTゲート数の両面で優れていることを示すこと。
- 合成パイプラインを、異なるネイティブゲートセットやキュートリットベースのシステムに容易に再ターゲティング可能にすることで、量子コンパイラ設計における応用範囲を拡大すること。
- 手作業で最適化された実装や既存の自動化ツールと同等またはそれを上回る品質のベンチマークを提供すること。
提案手法
- アルゴリズムは、A*に類似した探索戦略を用い、パラメータ化された単一キュービットゲート層とCNOTゲート層を交互に適用し、ターゲットユニタリーへのヒューリスティック距離関数によって誘導する。
- 各ステップで、ターゲットユニタリーへのヒューリスティック距離が最小となる部分回路を選択し、ゲートパラメータを数値最適化で実装することで、解のフロンティアを拡張する。
- CNOTゲートは、キュービット間の結合が存在する場所でのみ配置されるため、ハードウェア接続性を尊重し、初期段階からトポロジーに配慮したコンパイルが可能になる。
- 現在の回路がターゲットユニタリーからの距離が小さなしきい値以内に収束した時点で探索を終了し、近似的ではあるが高精度な合成を保証する。
- フレームワークはモジュラーであり、ゲートセットと接続制約を変更することで、異なるネイティブゲートセットやキュービットトポロジーに容易に再ターゲティング可能である。
- 連続的なゲートパラメータ化と数値最適化を活用することで、解空間を効率的に探索し、全探索やランダム探索に依存せずに済ませる。
実験結果
リサーチクエスチョン
- RQ1ヒューリスティックでA*に類似した探索戦略は、ハードウェア接続性を尊重しつつ、NISQ時代の量子回路におけるCNOTゲート数を効果的に最小化できるか？
- RQ2トポロジーに配慮した合成は、トポロジーに配慮しない手法に次いで標準的なマッピングを適用する場合に、CNOTゲート数と回路遅延の両面で優れた結果をもたらすか？
- RQ3提案手法は、異なる量子プロセッサアーキテクチャーやネイティブゲートセット、多キュービット系を含むマルチキュートリットシステムに対しても、効率的に再ターゲティング可能か？
- RQ4CNOTゲート数と回路遅延の観点から、この合成手法の性能は、手作業で最適化された回路や最先端の自動合成ツールと比べてどの程度か？
- RQ5全探索やランダム探索に依存せずに、数値最適化とヒューリスティック探索によって、回路遅延とゲート数をどの程度削減できるか？
主な発見
- UniversalQなどの最先端のツールと比較して、平均2.4倍のCNOTゲート数削減を達成し、特定の回路では最大5.3倍の改善が見られた。
- 線形トポロジー向けに直接合成された回路では、すべてのキュービット間が接続可能と仮定して合成し、その後QISKitで線形トポロジーにマッピングした回路と比較して、平均で53%短い遅延が達成された。
- 全ワークロード全体で平均15%のCNOTゲート数削減が達成され、10個の回路のうち5つでトポロジーに配慮した合成による明確な改善が確認された。
- QFT、HHL、Fredkin、Toffoliゲートを含む複数のベンチマークアルゴリズムについて、手作業で最適化された実装よりも低い遅延とCNOTゲート数の回路が生成された。
- 本手法は、連続的なゲートセットを用いたマルチゲート・マルチキュートリット量子回路の実用的合成を初めて実証した。これにより、自動合成の範囲が拡張された。
- すべてのキュービット間が接続可能と仮定して合成した後、トポロジーにマッピングする手法では、トポロジーに配慮した合成の恩恵を補うことはできず、遅延が顕著に増加することが示された。
より良い研究を、今すぐ始めましょう
論文設計から論文執筆まで、研究時間を劇的に削減しましょう。
クレジットカード登録不要
このレビューはAIが作成し、人間の編集者が確認しました。