[論文レビュー] High-Efficiency Self-Adjusting Switched Capacitor DC-DC Converter with Binary Resolution

Alexander Kushnerov|HAL (Le Centre pour la Communication Scientifique Directe)|Mar 22, 2010

Advanced DC-DC Converters参考文献 47被引用数 32

ひとこと要約

本稿では、二進分数をコンデンサ電圧レベルにマッピングする新しい数体系を用いることで、正確な出力電圧制御を可能にする、二進分解能を備えた高効率自己調整型スイッチドコンデンサDC-DCコンバータを提案する。飛行コンデンサを動的に構成して二進重み付き電圧を維持することにより、広範な入力電圧変動下でも効率を向上させ、損失を低減する。シミュレーションおよび実験により検証された。

ABSTRACT

Switched-Capacitor Converters (SCC) suffer from a fundamental power loss deficiency which make their use in some applications prohibitive. The power loss is due to the inherent energy dissipation when SCC operate between or outside their output target voltages. This drawback was alleviated in this work by developing two new classes of SCC providing binary and arbitrary resolution of closely spaced target voltages. Special attention is paid to SCC topologies of binary resolution. Namely, SCC systems that can be configured to have a no-load output to input voltage ratio that is equal to any binary fraction for a given number of bits. To this end, we define a new number system and develop rules to translate these numbers into SCC hardware that follows the algebraic behavior. According to this approach, the flying capacitors are automatically kept charged to binary weighted voltages and consequently the resolution of the target voltages follows a binary number representation and can be made higher by increasing the number of capacitors (bits). The ability to increase the number of target voltages reduces the spacing between them and, consequently, increases the efficiency when the input varies over a large voltage range. The thesis presents the underlining theory of the binary SCC and its extension to the general radix case. Although the major application is in step-down SCC, a simple method to utilize these SCC for step-up conversion is also described, as well as a method to reduce the output voltage ripple. In addition, the generic and unified model is strictly applied to derive the SCC equivalent resistor, which is a measure of the power loss. The theoretical predictions are verified by simulation and experimental results.

研究の動機と目的

• ターゲット電圧から逸脱した動作時にエネルギー損失が生じるスイッチドコンデンサコンバータ（SCC）の根本的損失を低減すること。
• SCCにおける細分化された二進分解能による出力電圧制御を可能にし、電圧間隔を最小限に抑え、損失を低減すること。
• 飛行コンデンサが自動的に二進重み付き電圧に充電されるように保証する新しい数体系とハードウェアマッピング規則を開発すること。
• 任意の基数に拡張可能であり、スイッチング損失を最小限に抑えつつ昇圧および降圧変換をサポートする。
• SCCにおける損失を定量化・予測可能な統一等価抵抗モデルを導出すること。

提案手法

• ターゲット出力電圧を二進分数として表現する新しい数体系を導入し、高精度な電圧分解能を実現する。
• 出力と入力のノーカラ電圧比がコンデンサ構成によって決定される二進分数となるようなSCCトポロジを設計する。
• 二進数表現を物理的SCCハードウェア構成に変換するための代数的ルールを確立する。
• 飛行コンデンサを二進重み付き電圧（例：Vout = V_in × (b1/2 + b2/4 + ...)) に充電することで、高分解能出力制御を実現する。
• 一般化された統一モデルを用いてSCCの等価直列抵抗（ESR）を導出し、損失の直接的指標とする。
• シミュレーションおよび実験的プロトタイプを用いて設計を実装・検証し、リップル低減技術を適用する。

実験結果

リサーチクエスチョン

• RQ1 スイッチドコンデンサコンバータをどのように再構成すれば、最小限の損失で二進分解能による出力電圧制御を実現できるか？
• RQ2 飛行コンデンサが自動的に二進重み付き電圧に充電されるように保証するためには、どのような新しい数体系とマッピング規則が必要か？
• RQ3 提案されたSCCトポロジは、ターゲットレベル間の電圧間隔を低減することで、広範な入力電圧範囲で高い効率を維持できるか？
• RQ4 統一等価抵抗モデルは、異なる構成におけるSCCの損失を正確に予測できるか？
• RQ5 二進分解能SCCを昇圧変換に対応させるために、どのような変更が必要か？また、出力電圧リップルを低減するにはどうすればよいか？

主な発見

• 提案されたSCCは、コンデンサ数（ビット数）が増加するにつれてターゲット電圧間の間隔を小さくすることで、エネルギー損失を最小限に抑えることで高効率を達成する。
• 二進重み付きコンデンサ構成の使用により、出力電圧比が任意の二進分数と一致し、最小限のハードウェアオーバーヘッドで細分化された制御が可能になる。
• 等価抵抗アプローチによる理論的モデリングは損失を正確に予測でき、シミュレーション結果は予測された効率向上を確認した。
• 実験的検証では、電圧誤差の低減と低いスイッチング損失のおかげで、入力電圧が著しく変動しても高い効率を維持していることが示された。
• 本手法は昇圧および降圧変換を両方サポートし、コンデンサ再構成による簡単な拡張で出力電圧リップルを低減できる。
• 統一モデルにより、SCCトポロジの体系的分析と最適化が可能となり、今後の高効率電力変換設計の基盤を提供する。