[論文レビュー] High-yield integration design of fixed-frequency superconducting qubit systems using siZZle-CZ gates

Kazuhisa Ogawa, Yutaka Tabuchi+1 more|arXiv (Cornell University)|Mar 23, 2026

Quantum Information and Cryptography被引用数 0

ひとこと要約

この論文は、固定周波数トランスモン量子ビットのための siZZle-CZ ゲートを分析・最適化し、高容認度 CZ 操作と大規模格子でのゼロ衝突収率をほぼ100%に近づけることを目的とし、 far-detuned レ regimes を含むことでスケーラブルで衝突耐性のある量子プロセッサを実現します。

ABSTRACT

Fixed-frequency transmon qubits, characterized by simple architectures and long coherence times, are promising platforms for large-scale quantum computing. However, the rapidly increasing frequency collisions, which directly reduce the fabrication yield, hinder scaling, especially in cross-resonance (CR) gate-based architectures, wherein the restricted drive frequency severely limits the available design space. We investigate the Stark-induced ZZ by level excursions (siZZle) gate, which relaxes this limitation by allowing arbitrary drive-frequency choices. Extensive numerical analyses across a broad parameter range -- including the far-detuned regime that has received negligible prior attention -- reveal wide operating windows that support controlled-Z (CZ) fidelities >99.6%. Leveraging these windows, we design lattice architectures containing >1000 qubits, showing that even under 0.25% fabrication-induced frequency dispersion, the zero-collision yields in square and heavy-hexagonal lattices reach 80% and 100%, respectively. Thus, the siZZle-CZ gate is a scalable and collision-robust alternative to the CR gate, offering a viable route toward high-yield fixed-frequency transmon quantum processors.

研究の動機と目的

• 長いコヒーレンス時間とシンプルなハードウェアを持つスケーラブルな量子計算プラットフォームとして固定周波数トランスモンを動機づける。
• 周波数衝突の制約を緩和する柔軟な二量子ビットゲートとしての siZZle-CZ ゲートを調査する。
• ストラドルリングと far-detuned の regimes を横断して高い CZ 忠実度を生み出すパラメータ領域（量子ビットデタuning と駆動デタuning）を特定する。
• 製造による量子ビット周波数分散の下で square および heavy-hex ラティスのゼロ衝突収率を評価する。
• 1000以上の量子ビット数で衝突なし動作を最大化する周波数割り当てを設計する。

提案手法

• 固定周波数トランスモン2量子を固定結合 g を持つ4レベル非調和系としてモデル化する。
• 両方の量子ビットに共通の駆動周波数で siZZle 駆動を適用し、忠実度を最大化するために DRAG ベースのパルス形状を最適化する。
• 時間発展シミュレーションと2Q過程トポロジーを用いて、量子ビットデタuning Δ10 と駆動デタuning Δd0 を走査してゲート忠実度 F(Δ10, Δd0) をマッピングする。
• アイドル状態の spectator qubit および NN/NNN カップリングのアイドリング時および siZZle 駆動時の誤差をシミュレートして衝突基準を計算する。
• ストochastic な周波数分散の下で square および heavy-hex ラティスのゼロ衝突収率を評価し、目標誤差 Ep* = 0.6% を設定する。
• 遠く離れた detuned レ regime の性能を straddling レジームと比較し、大規模統合への示唆を論じる。

Figure 1: (a) Schematic of frequency collisions in integrated arrays of fixed-frequency transmon qubits. In practice, the qubit resonance frequencies exhibit stochastic dispersion from their design values owing to fabrication imperfections, probabilistically leading to static collisions, in which re

実験結果

リサーチクエスチョン

• RQ1 siZZle-CZ ゲートは、遠く離れた qubit detuning を含む広いパラメータ空間で CZ 忠実度 >99.6% を達成できるか？
• RQ2 遠く detuned レジームは大規模な固定周波数量子ビット格子において straddling レジームよりゼロ衝突収率を高められるか？
• RQ3 現実的な製造分散の下で >1000 個の qubit に対して衝突なし動作を最大化する周波数割り当て戦略と格子設計は何か？
• RQ4 siZZle 駆動周波数の柔軟性は cross-resonance ゲートと比べて周波数衝突を回避するのにどのように役立つか？
• RQ5 高収率で衝突耐性を持つ固定周波数超導量子ビットプロセッサを実現する実践的設計指針は何か？

主な発見

• CZ 忠実度は Δ10 および Δd0 の広い範囲で 99.6% 超を達成可能であり、特に far-detuned レジームで顕著。
• far-detuned レジームは駆動と量子ビットのデタuning に対する広い許容を可能にし、製造分散へのロバスト性を向上。
• ゼロ衝突収率は square 格子（d=23 で約80%）および heavy-hex 格子（d=23 で 100%）で 0.25% の分散下に達し得る。
• 設計された far-detuned 配置の下で、1000 を超える qubit を持つ square および heavy-hex 格子は衝突耐性を維持し、CR ベースのスキームより優れている。
• Explicit ゲート誤差計算に基づく衝突基準は、非衝突な周波数割り当ての実用的なベンチマーク（Ep* = 0.6%）を提供する。
• 本研究は siZZle-CZ ゲートが高収率・大規模固定周波数量子プロセッサを衝突耐性設計戦略とともに実現し得ることを示唆する。

Figure 2: (a) Parameters used in the numerical simulations of the siZZle dynamics (see the main text and Table 1 for detailed numerical values). (b) Arrangement of the resonance frequencies of the two qubits and siZZle drive frequency. The swept parameters are the drive detuning relative to the g-e