[論文レビュー] hlslib: Software Engineering for Hardware Design

Johannes de Fine Licht, Torsten Hoefler|arXiv (Cornell University)|Oct 10, 2019

Embedded Systems Design Techniques参考文献 9被引用数 17

ひとこと要約

hlslib は、FPGA の高水準合成 (HLS) 開発を向上させるオープンソースの C++ ライブラリであり、ポータブルな CMake 組み込み、統一された OpenCL ホストコード抽象化、FIFO、シフトレジスタ、ツリーレダクション用のハードウェア最適化済み C++ テンプレートを提供する。Xilinx および Intel の HLS ツール間での生産性とポータビリティを向上させるために、ハードウェアに配慮した抽象化と再利用可能なベンダーアーギュメントのないコードパターンを可能にする。

ABSTRACT

High-level synthesis (HLS) tools have brought FPGA development into the mainstream, by allowing programmers to design architectures using familiar languages such as C, C++, and OpenCL. While the move to these languages has brought significant benefits, many aspects of traditional software engineering are still unsupported, or not exploited by developers in practice. Furthermore, designing reconfigurable architectures requires support for hardware constructs, such as FIFOs and shift registers, that are not native to CPU-oriented languages. To address this gap, we have developed hlslib, a collection of software tools, plug-in hardware modules, and code samples, designed to enhance the productivity of HLS developers. The goal of hlslib is two-fold: first, create a community-driven arena of bleeding edge development, which can move quicker, and provides more powerful abstractions than what is provided by vendors; and second, collect a wide range of example codes, both minimal proofs of concept, and larger, real-world applications, that can be reused directly or inspire other work. hlslib is offered as an open source library, containing CMake files, C++ headers, convenience scripts, and examples codes, and is receptive to any contribution that can benefit HLS developers, through general functionality or examples.

研究の動機と目的

• 伝統的なソフトウェア開発の実践をハードウェアに配慮した抽象化と結びつけることで、FPGA 開発における生産性のギャップを解消すること。
• ベンダー固有のツールチェーンと手動のビルド構成によって引き起こされる HLS ワークフローの複雑さとポータビリティの問題を低減すること。
• シフトレジスタやツリーレダクションなどの再利用可能な高水準ハードウェア構造（例：シフトレジスタ、ツリーレダクション）を、HLS で手作業で実装する場合に比べて困難またはミスを起こしやすい状況を回避する。
• 抽象化レイヤーと一貫したインターフェースを通じて、Xilinx と Intel の HLS ツール間のクロスベンダーコンpatibility を実現すること。
• 再利用可能なコード、例、ハードウェア最適化済みパターンの共有を促進するオープンソースプラットフォームを提供することで、コミュニティ主導の開発を促進すること。

提案手法

• カスタム Find モジュール（FindSDAccel.cmake および FindIntelFPGAOpenCL.cmake）を介して CMake を統合し、プラットフォーム間でポータブルにビルド構成と依存関係を管理する。
• Xilinx と Intel の OpenCL API 間の低レベルな差異を、コマンドキュー、メモリフラグ、メモリバンク仕様を処理する統一された OpenCL ラッパーによって抽象化する。
• hlslib::ShiftRegister のようなテンプレート化されたハードウェア抽象化を実装し、コンパイル時にシフトレジスタタップのバッファパーティションを明示的にインスタンス化する。
• 可変引数テンプレートを用いてツリーレダクションの完全なハードウェアパイプラインを表現し、HLS ツールがバランスの取れたバイナリツリー構造を正しく合成できるようにする。
• 効率的にハードウェアリソースにマップされ、パイプライン処理とストリーミングをサポートする再利用可能なベンダーアーギュメントのない C++ コンponent（例：Stream、DataPack）を公開する。
• 実世界の利用を示すための例コードと統合パターン（DaCe や SMI フレームワークのサポートを含む）を提供し、エンドツーエンドの使いやすさを実証する。

実験結果

リサーチクエスチョン

• RQ1 Xilinx Vivado HLS や Intel OpenCL のような異なる FPGA ツールチェーン間で、高水準合成（HLS）ワークフローをどのようにしてよりポータブルかつ保守可能にできるか？
• RQ2 ビルド自動化、依存関係管理、抽象化といった高水準ソフトウェア開発実践が、HLS 開発に効果的に適用できる範囲はどの程度か？
• RQ3 再利用可能なハードウェア最適化済み C++ 抽象化（例：シフトレジスタ、ツリーレダクション）を、ポータブルかつ HLS ツールが効率的に合成できる形で実装できるか？
• RQ4 Xilinx と Intel の OpenCL API 間の差異をどのように抽象化し、FPGA カーネル用に単一の統一されたホストコードベースを実現できるか？
• RQ5 高水準抽象化は、HLS によって生成されたハードウェア設計の保守性、正しさ、パフォーマンスにどのような影響を与えるか？

主な発見

• hlslib は、Xilinx と Intel FPGA ツールチェーン間の OpenCL コマンドキュー、メモリフラグ、メモリバンク仕様の差異を抽象化することで、クロスベンダーコンpatibility を実現する。
• ベンダ固有の Find モジュールを用いた CMake 統合は、手動の makefile よりも大幅にプロジェクトのポータビリティを向上させ、構成のオーバーヘッドを低減する。
• hlslib のテンプレート化された ShiftRegister 抽象化により、コンパイル時にシフトレジスタタップの明示的インスタンス化が可能となり、バッファパーティションの正しくない依存を回避し、HLS ツールのパターン認識に依存しなくなる。
• TreeReduce テンプレートは、ツリー構造を明示的にインスタンス化することで、完全にパイプライン化されバランスの取れたバイナリツリーのレダクションを保証し、HLS コンパイラーによる誤った最適化やアンロールを回避する。
• hlslib の抽象化は生産環境で使用可能であり、既に DaCe やストリーミングメッセージインターフェース（SMI）などの実世界のプロジェクトに統合されており、実用的価値とコミュニティの採用を示している。
• 再利用可能な、良好にドキュメント化された例とコミュニティ主導の開発モデルを提供することで、ベンダツールがネイティブにサポートする範囲を超えて、HLS 開発におけるベストプラクティスの採用を加速している。