[論文レビュー] iEDA: An Open-Source Intelligent Physical Implementation Toolkit and Library

Xingquan Li, Simin Tao+54 more|arXiv (Cornell University)|Aug 3, 2023

Low-power high-performance VLSI design被引用数 5

ひとこと要約

iEDA は、110nm および 28nm プロセスをカバーする、netlist から GDSII までのエンドツーエンドの物理実装フローをサポートするオープンソースの EDA ツールキットです。700k～1.5M ゲートの RISC-V チップ 3 つのタピアウトを成功裏に実現しており、研究および産業分野における EDA のイノベーション基盤としての強固さ、拡張性、実用性を証明しています。

ABSTRACT

Open-source EDA shows promising potential in unleashing EDA innovation and lowering the cost of chip design. This paper presents an open-source EDA project, iEDA, aiming for building a basic infrastructure for EDA technology evolution and closing the industrial-academic gap in the EDA area. iEDA now covers the whole flow of physical design (including Floorplan, Placement, CTS, Routing, Timing Optimization etc.), and part of the analysis tools (Static Timing Analysis and Power Analysis). To demonstrate the effectiveness of iEDA, we implement and tape out three chips of different scales (from 700k to 1.5M gates) on different process nodes (110nm and 28nm) with iEDA. iEDA is publicly available from the project home page http://ieda.oscc.cc.

研究の動機と目的

• 産業界と学術界の EDA 間のギャップを埋めるために、包括的でオープンソースの物理設計インfra を提供すること。
• フロントプレーニング、配置、CTS、ルーティング、タイミングおよび電力最適化を含む、物理設計の全フローを統合的かつ拡張可能なフレームワーク内でサポートすること。
• オープンソースツールと AI 結合を活用して、再現可能でスケーラブルで高パフォーマンスなチップタピアウトを実現すること。
• コミュニティ主導のプラットフォームとして、拡張可能なツールキット、データモデル、AI 対応インfra を提供することで、EDA 分野のイノベーションを促進すること。
• アルゴリズム開発、ハードウェアアクセラレーション、AI ドリブン設計を統合した統一的でモジュラーかつクラウド対応のシステムを提供することで、EDA 研究を前進させること。

提案手法

• iEDA は、ファイルパーサ、データベースマネージャ、評価モジュール、最適化モジュール、GUI を統合したモジュラーなソフトウェアインfra を採用し、統合的な EDA ワークフロー管理を実現。
• 設計データとアルゴリズムを分離する階層型データモデルを採用し、ソルバーや AI モデルのプラグイン型統合を可能に。
• フロントプレーニング、配置、ルーティングなどの物理設計フェーズごとに、特定のデータモデル上で動作する低結合の機能的オペレーションとして実装。
• Python ベースのフローオchestrator である iFlow は、TCL/Python コマンドを組み合わせて netlist から GDSII への自動化を実現。Yosys/ABC を用いた合成および商用のサインオフツールを統合。
• インクリメンタルなタイミング解析、コンposite クラントソース（CCS）遅延モデル、グルーチェスおよびトグルレート伝搬を伴うベクターベースの電力解析をサポート。
• 今後の拡張として、マイクロサービスアーキテクチャへの移行、クラウドネイティブデプロイ、および新しい AI インfra（AiEDA）を介した AI モデル統合を計画。

実験結果

リサーチクエスチョン

• RQ1 オープンソース EDA プラットフォームは、複数プロセスノードにまたがる複雑なマルチミリオンゲートチップの物理設計フローにおいて、産業水準の信頼性とスケーラビリティを達成できるか？
• RQ2 オープンソースツールは、複数プロセスノードにまたがる複雑なマルチミリオンゲートチップのタピアウトをどの程度効果的にサポートできるか？
• RQ3 モジュラーかつ拡張可能なソフトウェアアーキテクチャと AI 結合により、EDA ツール開発およびイノベーションはどの程度向上できるか？
• RQ4 統一的でコミュニティ主導の EDA イfraは、学術界および産業界の研究者にとっての参入障壁をどの程度低減できるか？
• RQ5 オープンでアクセス可能で拡張可能なインfraを介して、AI モデルはどのように EDA ツールチェーンに効果的に統合できるか？

主な発見

• iEDA は、110nm および 28nm プロセスノードで、2 つの 11 ステージおよび 1 つの 5 ステージの RISC-V チップのタピアウトを成功裏に実現し、エンドツーエンドの能力を実証。
• 110nm での 5 ステージ RISC-V チップは正しく起動したことを確認し、iEDA フローの機能的正しさと強固さを裏付けた。
• フロントプレーニング、配置、CTS、ルーティング、タイミングおよび電力最適化、静的タイミング解析を含む包括的な物理設計フローをサポート。
• iSTA はインクリメンタルなタイミング伝搬、CCS ベースの遅延モデル、クロストーク解析、オンチップ変動対応を実装。並列化されたライブラリロードをサポート。
• iPA はベクターレスおよびベクターベースの電力解析を可能にし、グルーチェスおよび確率感知遅延モデルを備え、高精度な電力推定を実現。
• AiEDA プロジェクトを通じて、今後の AI 統合の基盤を構築。AI モデルと EDA ツールをモジュラーかつ拡張可能なフレームワークで統合することを目的としている。

Figure 2: Chip design step and iEDA tools.