[論文レビュー] Impact of interface traps on charge noise, mobility and percolation density in Ge/SiGe heterostructures

Leonardo Massai, Bence Hetényi+9 more|arXiv (Cornell University)|Oct 9, 2023

Quantum and electron transport phenomena被引用数 5

ひとこと要約

本研究では、Ge/SiGeヘテロ構造における電荷ノイズ、ヒステリシス、輸送特性の劣化の主な要因として、SiGe-酸化物ヘテロ界面における界面準位が特定された。より負のゲート電圧を段階的に印加することで、準位の満たし込みが持続的電界不均一性を引き起こし、低密度状態における移動度とパーコレーション密度を低下させるとともに、1日程度で減衰する1/f²スペクトルを示す低周波数電荷ノイズを増大させることを実証した。これは、安定したスピンキュービット動作のための界面品質の重要性を強調している。

ABSTRACT

Hole spins in Ge/SiGe heterostructure quantum dots have emerged as promising qubits for quantum computation. The strong spin-orbit coupling (SOC), characteristic of heavy-hole states in Ge, enables fast and all-electrical qubit control. However, SOC also increases the susceptibility of spin qubits to charge noise. While qubit coherence can be significantly improved by operating at sweet spots with reduced hyperfine or charge noise sensitivity, the latter ultimately limits coherence, underlining the importance of understanding and reducing charge noise at its source. In this work, we study the voltage-induced hysteresis commonly observed in SiGe-based quantum devices and show that the dominant charge fluctuators are localized at the semiconductor-oxide interface. By applying increasingly negative gate voltages to Hall bar and quantum dot devices, we investigate how the hysteretic filling of interface traps impacts transport metrics and charge noise. We find that the gate-induced accumulation and trapping of charge at the SiGe-oxide interface leads to an increased electrostatic disorder, as probed by transport measurements, as well as the activation of low-frequency relaxation dynamics, resulting in slow drifts and increased charge noise levels. Our results highlight the importance of a conservative device tuning strategy and reveal the critical role of the semiconductor-oxide interface in SiGe heterostructures for spin qubit applications.

研究の動機と目的

• スピンキュービットに用いられるGe/SiGeヘテロ構造における電圧誘発ヒステリシスおよび電荷ノイズの原因を特定すること。
• SiGe-酸化物界面における界面準位が、電荷ノイズの増大および輸送特性の劣化を引き起こしているかどうかを同定すること。
• 量子ドットおよびホールバーにおける、準位の満たし込みが低密度移動度、パーコレーション密度、電荷ノイズダイナミクスに与える影響を評価すること。
• ゲート電圧サイクリング後の準位誘発効果の可逆性および回復 timescale を評価すること。
• Geベースの量子デバイスの安定的かつ再現可能な動作のための保守的なチューニング戦略を確立すること。

提案手法

• ゲート電圧を段階的に負に変化させることで、界面準位の満たし込みダイナミクスを調査するため、ホールバーおよび量子ドットデバイスで電圧スイープを実施した。
• 磁気抵抗および微分コンダクタンスを測定し、最小ゲート電圧の関数として低密度移動度およびパーコレーション密度を抽出した。
• クーロンピーク追跡（CPT）およびパワースペクトル密度（PSD）解析を用いて電荷ノイズを定量し、べき乗則モデル（S₀/f^α）にフィットした。
• ゲート電圧サイクリング後に30時間以上にわたり電荷ノイズの時間発展をモニタリングし、捕捉された電荷の回復ダイナミクスを評価した。
• バリアゲートでの繰り返し電圧スイープを実施し、ゲート電極付近の局所的準位満たし込みを確認することで、界面由来であることを裏付けた。
• 熱的サイクリングを用いて捕捉電荷をリセットし、輸送指標およびノイズの変化と界面準位の満たし込み度合いの相関を分析した。

Figure 1: Device layouts and Ge/SiGe heterostructure : a , Schematic illustration of the measurement setup and Hall bars used for magnetoresistance measurements. The Hall bar gate is defined either in GL1 (green) or GL2 (blue) for HB 1 and HB 2 , respectively. Nominally, the channel width is $W=20$

実験結果

リサーチクエスチョン

• RQ1 SiGeベースの量子デバイスで一般的に観察される電圧誘発ヒステリシスの原因は何か？
• RQ2 SiGe-酸化物ヘテロ界面に存在する界面準位が、Ge/SiGeヘテロ構造における低密度移動度およびパーコレーション密度にどのように影響を与えるか？
• RQ3 負のゲートバイアス下で観察される低周波数電荷ノイズの起源および時間スケールは何か？
• RQ4 顕著な低密度輸送特性の劣化が見られるにもかかわらず、ピーク移動度が変化しないのはなぜか？
• RQ5 準位誘発不均一性およびノイズは、ゲート電圧のリセットによって逆転可能か、それとも熱的サイクリングが必要か？

主な発見

• 電圧誘発ヒステリシスは、バルク欠陥ではなく、SiGe-酸化物界面における界面準位の段階的満たし込みに起因する。
• 低密度移動度とパーコレーション密度は、より負のゲート電圧が増加するにつれて強く相関し、逆相関的であることが示され、持続的電界不均一性が生じていることが示された。
• ピーク移動度はほとんど変化しないため、低密度・少数キャリア状態のデバイスにおいては、移動度のベンチマークとして不適切であることが示された。
• 電荷ノイズは低周波数（f < 10⁻² Hz）で1/f²のパワースペクトル密度成分を示し、V_minがより負になるにつれて増大しており、捕捉電荷の緩和ダイナミクスが遅いことを示している。
• 増大した低周波数ノイズは約1日間で単調に減衰し、界面捕捉電荷の時間依存的緩和プロセスが確認された。
• 熱的サイクリングにより界面準位の集団が完全にリセットされるが、ゼロゲート電圧に戻すだけでは完全に空にならないため、電圧反転だけでは準位状態が完全に空にならないことが示された。

Figure 2: Hall bar measurement data and analysis for HB 2 : a , Schematic diagram illustrating the measurement protocol. b , Channel turn-on curves for $V_{\text{min}}$ decreasing from $-0.15$ V (red) to $-3$ V (blue). The grey dashed line marks 90 $\%$ of $I_{\rm{xx,max}}$ , used to extract the tur