[論文レビュー] Information Leakage Between FPGA Long Wires.

Ilias Giechaskiel, Ken Eguro|arXiv (Cornell University)|Nov 27, 2016

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 13被引用数 9

ひとこと要約

本論文では、論理的 '1' を持つワイヤーが隣接するワイヤーの遅延を減少させる、隣接する接続のない長いワイヤー間のクロストーク誘発遅延変動を利用した、FPGAにおける新しいコベートチャネルを提示する。著者らは、隣接ワイヤー状態を99％の正確さで推定できる実用的で測定可能なチャネルを実証し、複数のFPGAファミリーで再現可能な最大6 kbpsの帯域幅を達成した。

ABSTRACT

Field-Programmable Gate Arrays (FPGAs) are integrated circuits that implement reconfigurable hardware. They are used in modern systems as they are well-suited for creating specialized, highly-optimized integrated circuits without the need to design and manufacture dedicated chips. As the capacity of FPGAs grows, it is increasingly common for designers to incorporate implementations of algorithms and protocols from a range of third-party sources. The monolithic nature of FPGAs means that all on-chip circuits, including third party black-box designs, must share common on-chip infrastructure, such as routing resources. In this paper, we present a covert channel based on a previously unexplored source of information leakage that occurs between adjacent but unconnected, so called wires, on the FPGA chip. We observe that a long wire carrying a logical 1 reduces the delay of nearby wires and that the delay decreases linearly with the length of wires used. This effect leads to a covert channel that can be used for both covert communication between circuits, and for exfiltration of secrets from the chip. We show that the effect is measurable for both static and dynamic signals, and that it can be detected using very small on-board circuits. In our prototype, we are able to correctly infer the logical state of an adjacent long wire over 99% of the time, even without error correction, and for signals that are maintained for as little as $82\mu s$. Using a simple encoding scheme, our covert channel bandwidth is as high as 6kbps. We characterize the covert channel in detail and show that it can be replicated on different generations and families of devices (Virtex 5, Virtex 6, and Artix 7), with different configurations, and is measurable even when multiple competing circuits are present.

研究の動機と目的

• FPGAにおける隣接する接続のない長いワイヤー間でこれまで未発見の情報漏洩が生じるかを調査すること。
• クロストーク誘発遅延変動をコベート通信の出力源として特定・利用すること。
• 秘密の外部漏出やFPGAシステム内回路間通信のための実用的で測定可能なコベートチャネルを実証すること。
• 異なるFPGAデバイスファミリーおよび設定におけるチャネルの頑健性とスケーラビリティを評価すること。

提案手法

• 論理的 '1' の状態を持つ長いワイヤーが引き起こす近接ワイヤーの遅延変動を測定し、ワイヤー長と遅延低下の線形関係を活用すること。
• 隣接する長いワイヤーが引き起こす遅延変化を検出・復号するための最小限のオンチップ回路を設計すること。
• 観測された遅延変動をもとにデータを変調するための単純な符号化方式を実装すること。
• 複数のFPGAファミリー（Virtex 5、Virtex 6、Artix 7）において、さまざまな設定および競合する回路負荷下でチャネルを検証すること。
• 測定された遅延シフトに基づき、統計的分析を用いて隣接ワイヤーの論理状態を高精度で推定すること。

実験結果

リサーチクエスチョン

• RQ1 長時間のワイヤーが引き起こす遅延変動は、FPGAにおけるコベート通信チャネルとして利用可能か？
• RQ2 遅延測定に基づいて、隣接する長いワイヤーの論理状態はどの程度の正確さで推定可能か？
• RQ3 このようなコベートチャネルが実際のFPGAハードウェアで達成可能な最大帯域幅は何か？
• RQ4 この効果は、異なるFPGAデバイスファミリーおよび同時に動作する回路の影響下でも持続するか？

主な発見

• 隣接する長いワイヤーが論理的 '1' を持ち続けるほど、近接ワイヤーの遅延は線形に減少する。
• エラー補正なしで、隣接する長いワイヤーの状態を99％の正確さで推定できる。
• 信号が82 μs以上短くても測定可能であり、一時的な状態の検出が可能である。
• 単純な符号化方式を用いることで、コベートチャネルは最大6 kbpsの帯域幅を達成した。
• Virtex 5、Virtex 6、Artix 7を含む複数のFPGAファミリーで、この効果は一貫して測定可能である。
• FPGA上に複数の競合する回路が動作している状況でも、チャネルは依然として検出可能である。