[論文レビュー] Integrated multiplexed microwave readout of silicon quantum dots in a cryogenic CMOS chip

Andrea Ruffino, Tsung-Yeh Yang+4 more|arXiv (Cornell University)|Jan 20, 2021

Quantum and electron transport phenomena参考文献 45被引用数 7

ひとこと要約

本論文は、産業用40-nmプロセスを用いた完全統合型低温CMOSチップを提示し、50 mKでシリコン量子ドットの多重化マイクロ波読み出しを可能にする。オンチップのLC共振器と行・列アドレス指定を組み合わせることで、時間領域および周波数領域の多重化を実現し、3×3量子ドットアレイのスケーラブルで低インパルスな読み出しを達成した。これは、古典的制御および読み出し回路を統合した大規模なシリコンベース量子プロセッサへの重要な一歩を示している。

ABSTRACT

Solid-state quantum computers require classical electronics to control and readout individual qubits and to enable fast classical data processing [1-3]. Integrating both subsystems at deep cryogenic temperatures [4], where solid-state quantum processors operate best, may solve some major scaling challenges, such as system size and input/output (I/O) data management [5]. Spin qubits in silicon quantum dots (QDs) could be monolithically integrated with complementary metal-oxide-semiconductor (CMOS) electronics using very-large-scale integration (VLSI) and thus leveraging over wide manufacturing experience in the semiconductor industry [6]. However, experimental demonstrations of integration using industrial CMOS at mK temperatures are still in their infancy. Here we present a cryogenic integrated circuit (IC) fabricated using industrial CMOS technology that hosts three key ingredients of a silicon-based quantum processor: QD arrays (arranged here in a non-interacting 3x3 configuration), digital electronics to minimize control lines using row-column addressing and analog LC resonators for multiplexed readout, all operating at 50 mK. With the microwave resonators (6-8 GHz range), we show dispersive readout of the charge state of the QDs and perform combined time- and frequency-domain multiplexing, enabling scalable readout while reducing the overall chip footprint. This modular architecture probes the limits towards the realization of a large-scale silicon quantum computer integrating quantum and classical electronics using industrial CMOS technology.

研究の動機と目的

• 50 mKで動作可能な完全統合型低温CMOS回路を実現し、オンチップに量子ドットアレイ、デジタル制御論理、アナログマイクロ波共振器を統合すること。
• 産業用CMOSプロセスを用いて、1枚のチップ上に時間領域および周波数領域の多重化技術を組み合わせることで、スケーラブルなキュービット読み出しを達成すること。
• 大規模な量子プロセッサに向け、古典的制御および読み出し回路をシリコン量子ドットと統合する可能性を検証すること。
• mK温度における量子コンピューティング用途への商業的CMOSプロセスを用いた統合の限界を調査すること。

提案手法

• チップは産業用40-nm CMOSプロセスを用いて製造され、各々がゲート電極によって定義される3×3アレイのシリコン量子ドットを含む。
• 制御ライン数を最小限に抑えるために、ワードライン（WL）およびデータライン（DL）を用いた行・列アドレス指定を実装し、個々の量子ドットへの選択的アクセスを可能にした。
• オンチップのLC共振器（6–8 GHz帯）を用いて分散型マイクロ波読み出しを実現し、周波数多重化により複数キュービットの並列読み出しを可能にした。
• 時間領域多重化は、ワードラインを順次活性化することで実現され、異なる列を順次アドレス指定可能であり、周波数多重化により、異なる共振器周波数を用いて複数の行を同時に読み出し可能となった。
• 50 mKで信号の整合性を維持するため、バイアスティ、コンデンサ、低ノイズアンプを低温環境下で使用した。
• 電荷状態の読み出しとキュービット動作の確認のため、安定性ダイアグラムおよびクーロンダイヤモンドを測定した。

実験結果

リサーチクエスチョン

• RQ1 オンチップに量子ドット、デジタル制御論理、マイクロ波共振器を統合した完全統合型低温CMOSチップが、50 mKで信頼性を持って動作可能か？
• RQ2 時間領域および周波数領域の多重化マイクロ波読み出しを、1枚のCMOSチップ上でシリコン量子ドットに成功裏に実装可能か？
• RQ3 古典的制御と量子ドットシステムの統合が、シリコンベース量子プロセッサにおけるインパルス低減およびスケーラビリティ向上にどの程度寄与するか？
• RQ4 産業用CMOSプロセスが、mK温度における量子コンピューティング用途に耐えうる性能限界は何か？

主な発見

• 300 Kにおける中心周波数6.810 GHz、7.374 GHz、7.941 GHzのオンチップLC共振器3個を用いて、50 mKでシリコン量子ドットの分散型マイクロ波読み出しを成功裏に実現。50 mKでも安定動作を示した。
• ワードラインを順次活性化することで、時間領域多重化が達成され、3×3量子ドットアレイの異なる列に対する選択的読み出しを可能にした。
• 周波数領域多重化により、異なる共振器周波数（6.873 GHzおよび7.419 GHz）を用いて2つの独立した量子ドット（Q12およびQ22）の同時読み出しを確認し、並列センシング能力を実証した。
• 時間領域および周波数領域の多重化を統合することで、1回の積分サイクルで4つの量子ドットの2×2クーロンマップを取得可能となり、スケーラブルな読み出しアーキテクチャを実証した。
• 安定した動作が達成され、測定可能なクーロンダイヤモンドおよび明確な遷移特徴が得られ、ミリケルビン温度での信頼性の高い電荷状態検出が確認された。
• 産業用CMOSプロセスを用いた、古典的制御と量子ドットシステムの統合が、スケーラブルで低インパルスなプラットフォームとして実現可能であることを実証した。