[論文レビュー] InterLock: An Intercorrelated Logic and Routing Locking

Hadi Mardani Kamali, Kimia Zamiri Azar+2 more|arXiv (Cornell University)|Sep 4, 2020

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 62被引用数 8

ひとこと要約

この論文は、鍵プログラマブルルーティングブロック（keyRBs）に重要な論理ゲートを埋め込むことで、限定変数追加（BVA）を用いた前処理を効果的に阻止する、新しい相互関連論理およびルーティングロック技術であるInterLockを提案する。論理とルーティングのオブスクリューションを統合することにより、BVAによる効果的な前処理が不可能となり、従来のルーティングベースのオブスクリューション手法に対する100%の効果的破壊が阻止される。一方で、平均面積/遅延オーバーヘッドは10%未満を維持する。

ABSTRACT

In this paper, we propose a canonical prune-and-SAT (CP&SAT) attack for breaking state-of-the-art routing-based obfuscation techniques. In the CP&SAT attack, we first encode the key-programmable routing blocks (keyRBs) based on an efficient SAT encoding mechanism suited for detailed routing constraints, and then efficiently re-encode and reduce the CNF corresponded to the keyRB using a bounded variable addition (BVA) algorithm. In the CP&SAT attack, this is done before subjecting the circuit to the SAT attack. We illustrate that this encoding and BVA-based pre-processing significantly reduces the size of the CNF corresponded to the routing-based obfuscated circuit, in the result of which we observe 100% success rate for breaking prior art routing-based obfuscation techniques. Further, we propose a new intercorrelated logic and routing locking technique, or in short InterLock, as a countermeasure to mitigate the CP&SAT attack. In Interlock, in addition to hiding the connectivity, a part of the logic (gates) in the selected timing paths are also implemented in the keyRB(s). We illustrate that when the logic gates are twisted with keyRBs, the BVA could not provide any advantage as a pre-processing step. Our experimental results show that, by using InterLock, with only three 8$ imes$8 or only two 16x16 keyRBs (twisted with actual logic gates), the resilience against existing attacks as well as our new proposed CP&SAT attack would be guaranteed while, on average, the delay/area overhead is less than 10% for even medium-size benchmark circuits.

研究の動機と目的

• 最先端のルーティングベースのオブスクリューション手法、特にFull-LockおよびCross-Lockにおける深刻な脆弱性を特定・利用すること。
• 限定変数追加（BVA）による前処理を活用し、CNFの複雑さを顕著に低減させることで、既存のルーティングオブスクリューション方式を破壊する新しい攻撃、標準的 prune-and-SAT（CP&SAT）を考案すること。
• CP&SAT攻撃を無効化するため、論理とルーティングのオブスクリューションを統合した包括的対策、InterLockを設計すること。
• Tgate CMOS、PVIAアンチフェーズ、TIGFET SiNWFETsを含む複数の先端技術において、InterLockの有効性とオーバーヘッドを評価すること。
• keyRBs内に論理ゲートを埋め込むことで、BVAベースの前処理の利点が消失し、セキュリティが向上するが、面積や遅延の過大な増加を伴わないことの裏付けをとること。

提案手法

• 詳細なルーティング制約に基づき、keyRBsに対する効率的なSATエンコーディングを適用する新しいCP&SAT攻撃を提案する。
• keyRBsのCNF表現をSATソルブ前によく再エンコーディングし、CNFの複雑さを低減するための限定変数追加（BVA）アルゴリズムを導入する。
• BVA前処理の効果を阻害するために、重要なタイミングパスからの論理ゲートを直接keyRBsに埋め込むことで、InterLockを設計する。
• 面積、パワー、遅延オーバーヘッドを評価するために、3つの先端技術（Tgate CMOS、PVIAベースのMUX、TIGFET SiNWFETs）を用いてInterLockを実装する。
• 標準的 prune-and-SATフレームワークを用いて、InterLockの耐性を、既存および新規に提案された攻撃に対して評価する。
• トランジスタレベルの実装とDRC準拠の配置戦略を用いて、ベンチマーク回路（例：b15、b14、s35932）を用いてオーバーヘッドを評価する。

実験結果

リサーチクエスチョン

• RQ1 BVAベースの前処理ステップは、ルーティングベースのオブスクリューションにおいてCNFの複雑さを顕著に低減させ、効率的なSATベースの鍵回復を可能にするか？
• RQ2 なぜkeyRBs内に論理ゲートを埋め込むことで、BVA前処理の有効性が失われるのか？
• RQ3 InterLockは、CP&SATおよびその他のSATベースの攻撃に対して、強力な耐性を発揮しながらも、面積および遅延オーバーヘッドを最小限に抑えることができるか？
• RQ4 異なる物理的技術（Tgate、PVIA、TIGFET）は、InterLock実装の面積、パワー、遅延オーバーヘッドにどのように影響を与えるか？
• RQ5 InterLockは、既存の技術および新規に提案された攻撃に対して100%の耐性を示しつつ、性能劣化を最小限に抑えることができるか？

主な発見

• CP&SAT攻撃は、BVA前処理によるCNFサイズの低減を活用し、Full-LockおよびCross-Lockを100%の成功率で破壊した。これは、既存のルーティングオブスクリューションにおける深刻な脆弱性を示している。
• keyRBs内に論理ゲートを埋め込むことで、BVA前処理の利点が消失し、攻撃の効果が著しく低下する。これは、CNFの複雑さが増加するためである。
• 中規模のベンチマーク回路において、InterLockは平均して面積および遅延オーバーヘッドが10%未満に抑えられ、8×8のkeyRBが3つまたは16×16のkeyRBが2つあれば十分である。
• TIGFETベースのkeyRBsは、Tgate CMOSと比較して、面積オーバーヘッドを最大20%、遅延オーバーヘッドを最大56%まで低減し、最も効率的な実装である。
• PVIAベースのMUXの手動挿入は、DRC違反を引き起こし、利用効率が低くなるため、理論的な潜在的利点を十分に活かせなかった。
• 高いスラックを有するタイミングパスに論理ゲートを埋め込むことで、クリティカルパス遅延への影響が最小限に抑えられ、性能が維持される。