[論文レビュー] IPA in the Loop: Control Design for Throughput Regulation in Computer Processors

Xinwei Chen, Y. Wardi+1 more|arXiv (Cornell University)|Apr 10, 2016

Parallel Computing and Optimization Techniques参考文献 12被引用数 3

ひとこと要約

本稿では、インフィニティesimal パーティクル分析（IPA）を用いて勾配フィードバックを推定し、制御ゲインを動的に調整するIPAベースの適応型積分制御則を提示する。この制御則は、マルチコアプロセッサにおけるリアルタイムスループット制御に適用され、Intel Haswellプロセッサ上で実装された結果、サイクルレベルのシミュレーションと比較して優れた性能を示した。複数の設定において、平均スループットオフセットは目標レートから±30 MIPS以内に収束した。

ABSTRACT

A new technique for performance regulation in event-driven systems, recently proposed by the authors, consists of an adaptive-gain integral control. The gain is adjusted in the control loop by a real-time estimation of the derivative of the plant-function with respect to the control input. This estimation is carried out by Infinitesimal Perturbation Analysis (IPA). The main motivation comes from applications to throughput regulation in computer processors, where to-date, testing and assessment of the proposed control technique has been assessed by simulation. The purpose of this paper is to report on its implementation on a machine, namely an Intel Haswell microprocessor, and compare its performance to that obtained from cycle-level, full system simulation environment. The intrinsic contribution of the paper to the Workshop on Discrete Event System is in describing the process of taking an IPA-based design and simulation to a concrete implementation, thereby providing a bridge between theory and applications.

研究の動機と目的

• イベント駆動システム、特にコンピュータプロセッサにおけるスループット制御に、理論的制御設計と実世界の実装を橋渡しすること。
• IPAベースの適応型積分制御則の性能を物理的ハードウェア環境で評価し、サイクルレベルのシミュレーションと対比すること。
• マルチコアプロセッサ環境において、IPAから得られる勾配推定値を用いた低複雑性でリアルタイムな制御の実現可能性とロバストネスを示すこと。
• 実世界のデプロイにおいて計算上の近似が生じても、制御手法が安定性と正確性を維持することを検証すること。

提案手法

• 制御則は、適応的ゲイン $ A_n $ を持つ離散時間積分器を用い、$ L_n'(u_n) $ の逆数により更新される。ここで $ L_n'(u_n) $ は、クロック周波数に対するスループットの感度を定量化する。
• プラントモデルは、マルチコアプロセッサを離散イベント系として表現し、スループット $ y_n $ は制御サイクル $ C_n $ における命令/サイクルとして計算される。
• IPAを用いて、低コストのパスベースルールにより、サンプルパスに沿って $ \partial y_n / \partial u_n $ を推定する。これにより、不偏性を保証しないままリアルタイムでの勾配計算が可能になる。
• 制御ループは、$ u_n = u_{n-1} + A_n e_{n-1} $ を用いて、クロック周波数 $ u_n $ を再帰的に更新する。ここで $ e_n = r - y_n $ は、目標スループット $ r $ からの誤差である。
• システムはIntel Haswellプロセッサ上に実装され、さまざまなワークロード（Barnes, Water-ns）に対して、スループットとクロック周波数を時間経過とともにモニタリングした。
• 制御サイクル長は命令バッチによって決定され、スループットは $ N / d_N(\tau) $ として計算される。ここで $ d_N $ は最後の命令の送出時刻である。

実験結果

リサーチクエスチョン

• RQ1 IPAベースの適応型積分制御則は、実際のマルチコアプロセッサ環境で安定的かつ正確なスループット制御を達成できるか？
• RQ2 IPAイン・ザ・ループ制御技術の性能は、ハードウェア実装とサイクルレベルのシミュレーションとでどのように異なるか？
• RQ3 バイアスがあるが低複雑性なIPA導出微分を用いても、リアルタイムシステムにおいて依然としてロバストで正確な制御が得られるか？
• RQ4 コアレベル vs. アグリゲートスループット制御といったシステムレベル要因が、制御性能に与える影響は何か？

主な発見

• Intel Haswellプロセッサ上でのハードウェア実装は、Manifoldサイクルレベルシミュレーション環境よりも優れた制御性能を達成した。
• 1,200 MIPSを目標値とした場合、Barnesワークロードではハードウェア上で平均スループットオフセットが-33.5 MIPSであったのに対し、シミュレーションではより大きなオフセットが観測された。
• Water-nsワークロードでは、1,200 MIPSを目標値とした場合、ハードウェア上で-56.8 MIPSのオフセットを示したが、依然としてリアルタイム制御の許容範囲内に収束していた。
• 全テスト対象（1,200, 1,000, 800 MIPS）において、ハードウェア実装はシミュレーションと比較して常に小さいまたは同等のオフセットを示し、実世界の近似に強いことが確認された。
• 粗い近似が実装に組み込まれても、制御システムは安定性と収束性を維持した。これにより、低複雑性設計原理の有効性が裏付けられた。
• 結果として、バイアスがあるにせよIPAベースの勾配推定が、最小限の計算オーバーヘッドで効果的なリアルタイム制御を可能にすることが確認された。