[論文レビュー] Joint Channel Estimation and Data Decoding using SVM-based Receivers.

Sami Akın, Maxim Penner+1 more|arXiv (Cornell University)|Dec 4, 2020

Wireless Signal Modulation Classification参考文献 19被引用数 4

ひとこと要約

本論文では、パイロットに基づくチャネル推定、デモジュレーション、復号を1つのSVMベースのフレームワークに統合する、サポートベクターマシン（SVM）を用いた連合チャネル推定およびデータ復号受信機を提案する。SVM受信機は最大尤度復号とほぼ同等の性能を達成し、1ビットADC出力で学習された場合でさえも、従来のブロック単位の受信機を上回ることを示している。

ABSTRACT

Modern communication systems organize receivers in blocks in order to simplify their analysis and design. However, an approach that considers the receiver design from a wider perspective rather than treating it block-by-block may take advantage of the impacts of these blocks on each other and provide better performance. Herein, we can benefit from machine learning and compose a receiver model implementing supervised learning techniques. With this motivation, we consider a one-to-one transmission system over a flat fast fading wireless channel and propose a support vector machines (SVM)-based receiver that combines the pilot-based channel estimation, data demodulation and decoding processes in one joint operation. We follow two techniques in the receiver design. We first design one SVM-based classifier that outputs the class of the encoding codeword that enters the encoder at the transmitter side. Then, we put forward a model with one SVM-based classifier per one bit in the encoding codeword, where each classifier assigns the value of the corresponding bit in the encoding vector. With the second technique, we simplify the receiver design especially for longer encoding codewords. We show that the SVM-based receiver performs very closely to the maximum likelihood decoder, which is known to be the optimal decoding strategy when the encoding vectors at the transmitter are equally likely. We further show that the SVM-based receiver outperforms the conventional receivers that perform channel estimation, data demodulation and decoding in blocks. Finally, we show that we can train the SVM-based receiver with 1-bit analog-to-digital converter (ADC) outputs and the SVM-based receiver can perform very closely to the conventional receivers that take 32-bit ADC outputs as inputs.

研究の動機と目的

• 現代の通信システムにおけるブロック単位の受信機設計の限界を克服するため、チャネル推定、デモジュレーション、復号を統合的なフレームワークに統合すること。
• 教師あり機械学習、特にSVMを活用して、ブロック間の依存関係を活用することで受信機性能を向上させること。
• 低分解能ADC、例えば1ビット量子化であっても高い性能を維持する受信機を設計すること。
• 全符号語分類の代わりに1ビットごとのSVM分類器を用いることで、長符号語に対して受信機の複雑さを簡素化すること。
• SVMベースの受信機が最適な最大尤度復号の性能に近づけることを実証すること。

提案手法

• 全符号語を1つの分類タスクとして扱い、送信符号語のクラスを出力する1つのSVM分類器を設計する。
• 符号語内の各ビットごとに1つのSVM分類器を設ける代替モデルを提案し、より長い符号語に対してもスケーラブルな設計を可能にする。
• 既知のパイロット記号と送信符号語から得られるラベル付き学習データを用いてSVMベースの受信機を学習する。
• SVMの入力特徴として1ビットアナログデジタルコンバータ（ADC）出力を使用し、ハードウェアの複雑さを低減する。
• 受信信号から送信符号語へのマッピングを学習する supervised learning タスクとして、連合推定と復号問題を定式化する。
• SVMにおけるカーネル法を用いて、高速 fading データチャネルにおける非線形信号歪みに対処する。

実験結果

リサーチクエスチョン

• RQ1 SVMを用いた連合受信機設計は、ビット誤り率の観点で、従来のブロック単位の受信機を上回ることができるか？
• RQ2 1ビットADC出力で学習された受信機は、32ビットADC入力を使用する従来の受信機とどの程度性能を同等に達成できるか？
• RQ3 1ビットごとのSVM分類器モデルは、長符号語において複雑さを軽減しながらも高い精度を維持できるか？
• RQ4 SVMベースの受信機は最適な最大尤度デコーダにどの程度近づけるか？
• RQ5 統合的なSVMベースの受信機アーキテクチャによって、ブロック間の依存関係を効果的に活用できるか？

主な発見

• SVMベースの受信機は、等確率な符号語に対して最適なベンチマークである最大尤度復号と非常に近い性能を達成する。
• 提案された受信機は、チャネル推定、デモジュレーション、復号を逐次的に行う従来のブロック単位の受信機を上回る。
• 1ビットADC出力で学習されたSVM受信機は、32ビットADC入力を使用する従来の受信機とほぼ同等の性能を示し、低分解能量子化に強く、ロバストであることが示された。
• 1ビットごとのSVM分類器モデルは、符号語が長い場合でも受信機設計を著しく簡素化するが、性能を損なわずに実現できる。
• 連合SVMベースの受信機はブロック間の依存関係を効果的に活用でき、ブロック独立処理よりも誤り率性能が向上する。