[論文レビュー] Kickstarting High-performance Energy-efficient Manycore Architectures with Epiphany

Andreas Olofsson, Tomas Nordström+1 more|arXiv (Cornell University)|Dec 17, 2014

Parallel Computing and Optimization Techniques参考文献 5被引用数 8

ひとこと要約

本論文では、レーダーや無線基地局などの高パフォーマンス・リアルタイム埋め込みシステム向けに設計された、スケーラブルでエネルギー効率の高いマルチコアアーキテクチャ「Epiphany」を提示する。2次元メッシュ型NoCと分散共有メモリを採用することで、28 nmプロセス技術で1チップに数千コアを実装し、50 GFLOPS/Wの性能を達成した。

ABSTRACT

In this paper we introduce Epiphany as a high-performance energy-efficient manycore architecture suitable for real-time embedded systems. This scalable architecture supports floating point operations in hardware and achieves 50 GFLOPS/W in 28 nm technology, making it suitable for high performance streaming applications like radio base stations and radar signal processing. Through an efficient 2D mesh Network-on-Chip and a distributed shared memory model, the architecture is scalable to thousands of cores on a single chip. An Epiphany-based open source computer named Parallella was launched in 2012 through Kickstarter crowd funding and has now shipped to thousands of customers around the world.

研究の動機と目的

• レーダーや無線基地局などのリアルタイム埋め込みシステムにおける高パフォーマンスでエネルギー効率の良いコンピューティングのニーズに対応すること。
• 既存のマルチコアアーキテクチャが抱えるスケーラビリティ、エネルギー効率、浮動小数点演算のサポートにおける制限を克服すること。
• 効率的なネットワークオンチップ（NoC）とメモリモデルを通じて、数千コアのスケーラブルなオンチップマルチコアシステムを実現すること。
• Kickstarterを通じて発表されたオープンソースハードウェアプラットフォーム「Parallella」を活用し、アーキテクチャの実用的導入を実証すること。

提案手法

• 数千コアにわたるスケーラブルな通信を実現するため、2次元メッシュ型ネットワークオンチップ（NoC）を設計する。
• コア間のデータアクセスの遅延を低減し、プログラミングを簡素化するために、分散共有メモリモデルを実装する。
• ストリーミングワークロードにおける高性能コンピューティングを可能にするために、浮動小数点演算のハードウェア支援を統合する。
• 28 nm CMOSプロセス技術で50 GFLOPS/Wのエネルギー効率を達成するようにマイクロアーキテクチャを最適化する。
• EpiphanyアーキテクチャとParallellaコンピュータプラットフォームをオープンソースとして公開することで、オープンソースの原則を活用する。
• モジュラでスケーラブルな設計を採用し、小規模システムから大規模マルチコアチップまで展開可能であることを実現する。

実験結果

リサーチクエスチョン

• RQ1 リアルタイム埋め込みワークロードにおいて、高パフォーマンスと極めて高いエネルギー効率を両立できるマルチコアアーキテクチャはどのように設計できるか？
• RQ2 1チップに数千コアをスケーリングする際に、効率的なスケーリングを可能にする通信およびメモリアクセスモデルは何か？
• RQ3 完全にオープンソースのマルチコアアーキテクチャは、実世界の応用において実際に導入され、採用されることが可能か？
• RQ4 最新の半導体技術におけるカスタムマルチコア設計で、どの程度のパフォーマンス/ワットを達成できるか？
• RQ5 ハードウェア浮動小数点ユニットの統合は、ストリーミングアプリケーションにおけるパフォーマンスとエネルギー効率にどのように影響を与えるか？

主な発見

• Epiphanyアーキテクチャは28 nm CMOSプロセス技術で50 GFLOPS/Wを達成し、顕著なエネルギー効率を示した。
• 2次元メッシュ型NoCは、低遅延かつ高帯域幅を実現し、数千コアにわたるスケーラブルな通信を可能にした。
• 分散共有メモリモデルにより、データ並列ワークロードにおいても高いパフォーマンスを維持しながら、プログラミングの簡素化が実現された。
• ハードウェア浮動小数点サポートがネイティブに統合されており、信号処理アプリケーションにおける高性能計算が可能になった。
• Epiphanyを基盤とするオープンソースのParallellaプラットフォームは、数千人ものユーザーに実際に配布され、実用的導入が検証された。
• このアーキテクチャは、無線基地局やレーダー信号処理などの高パフォーマンスストリーミングアプリケーションに適している。