[論文レビュー] Latency in local, two-dimensional, fault-tolerant quantum computing

Federico M. Spedalieri, Vwani Roychowdhury|ArXiv.org|May 27, 2008

Quantum Computing Algorithms and Architecture参考文献 1被引用数 7

ひとこと要約

この論文は、局所的2次元アーキテクチャ上での故障耐性量子計算における遅延を、9キュービットのバコン＝ショアコードを用いて分析する。7×7の物理キュービットアレイ内でのSWAPチェーンベースのキュービット輸送機構を提案し、遅延を最小限に抑える。メモリエラーがゲートエラーの10分の1である条件下で、$2.02 \times 10^{-5}$ の顕著に向上した誤り閾値を達成し、以前のスティーンコード実装を上回る性能を示す。

ABSTRACT

We analyze the latency of fault-tolerant quantum computing based on the 9-qubit Bacon-Shor code using a local, two-dimensional architecture. We embed the data qubits in a 7 by 7 array of physical qubits, where the extra qubits are used for ancilla preparation and qubit transportation by means of a SWAP chain. The latency is reduced with respect to a similar implementation using Steane's 7-qubit code (K. M. Svore, D. P. DiVincenzo, and B. M. Terhal, Quantum Information & Computation {\bf 7}, 297 (2007)). Furthermore, the error threshold is also improved to $2.02 imes 10^{-5}$, when memory errors are taken to be one tenth of the gate error rates.

研究の動機と目的

• 局所的2次元量子アーキテクチャの制約下で、故障耐性量子計算の遅延を最小限に抑えること。
• 他のコード（例：スティーンの7キュービットコード）と比較して、9キュービットのバコン＝ショアコードが遅延をどれほど低減できるかを評価すること。
• 連結誤り訂正における時間オーバーヘッドを低減するため、2次元レイアウト上でのキュービット輸送とアーキテクチャ準備を最適化すること。
• 現実的な誤りモデル（メモリエラーを含む）におけるクリフォード群ゲートの誤り閾値を計算すること。
• バコン＝ショアコードが、以前の2次元実装と比較して、より低い遅延とより高い誤り閾値を実現できることを示すこと。

提案手法

• データキュービットを埋め込むために7×7の物理キュービットアレイを用い、余剰のキュービットをアーキテクチャ準備とSWAPベースのキュービット輸送に割り当てる。
• 論理キュービットの符号化に9キュービットのバコン＝ショアコードを採用し、そのトランスバーサルクリフォードゲートと故障耐性誤り訂正特性を活用する。
• 誤り伝播と回路深さを最小限に抑える構造的で再帰的な手順を用いて、故障耐性誤り訂正を実装する。
• 論理キュービットを2次元格子全体にわたって輸送するためにSWAPチェーン機構を適用し、長距離エンタングルメントの必要性を低減し、遅延を最小限に抑える。
• ゲートエラーとメモリエラーの比を10:1（メモリ対ゲート）としてモデル化し、閾値定理フレームワークを用いて論理誤り閾値を計算する。
• 連結誤り訂正に起因する回路深さと遅延の増大を分析し、誤り訂正遅延が$ k $段階の連結に対して$ L_{EC}^k $のスケーリングを示すことを示す。

実験結果

リサーチクエスチョン

• RQ1 局所的2次元アーキテクチャ上での9キュービットバコン＝ショアコードを用いた故障耐性量子計算における遅延のスケーリングはどのようになるか？
• RQ2 このアーキテクチャにおいて、メモリエラーがゲートエラーの10分の1である場合、クリフォード群ゲートの達成可能な誤り閾値は何か？
• RQ3 SWAPチェーンベースのキュービット輸送機構は、他の輸送方式と比較して遅延と空間オーバーヘッドの点でどの程度優れているか？
• RQ4 同様の制約下の2次元レイアウトにおいて、9キュービットバコン＝ショアコードはスティーンの7キュービットコードと比較して遅延を低減できるか？
• RQ5 アーキテクチャ準備と誤り訂正ルーチンは、全体の回路深さと時間オーバーヘッドにどのような影響を与えるか？

主な発見

• メモリエラーがゲートエラーの10分の1である条件下で、9キュービットバコン＝ショアコードの実装は、$2.02 \times 10^{-5}$ のより高い誤り閾値を達成し、以前の実装を上回る性能を示した。
• より効率的な誤り訂正とキュービット輸送のおかげで、スティーンの7キュービットコードを用いた類似実装と比較して遅延が低減した。
• SWAPチェーン機構により、長距離ゲート操作を回避しつつ、2次元格子上での効果的なキュービット輸送が可能になった。
• バコン＝ショアコードの故障耐性誤り訂正手順は、2次元レイアウト上でも効率的に実装可能であり、誤り伝播が低く抑えられた。
• 連結に起因する回路深さの増大は、主に誤り訂正遅延$ L_{EC}^k $に起因しており、最適化されたレイアウトとゲートスケジューリングによってこれを最小限に抑えることができた。
• 本研究は、2次元アーキテクチャにおいて、誤り閾値、遅延、空間オーバーヘッドのバランスに優れたバコン＝ショアコードの利点を確認した。