[論文レビュー] Logic BIST: State-of-the-Art and Open Problems

Nan Li, Gunnar Carlsson+2 more|arXiv (Cornell University)|Mar 16, 2015

VLSI and Analog Circuit Testing参考文献 47被引用数 6

ひとこと要約

この論文は、現代のASICおよびコンsumerエレクトロニクスにおける論理回路内自己自己診断（LBIST）の導入における重要な課題を特定し、高いスイッチング活動、不十分なテストカバレッジ、ハードウェアトロイの脆弱性といった問題に対処するための解決策を提案する。高スループットで信頼性が高く、コスト効率が良く、セキュリティが強化されたLBIST技術—例えば重み付き擬似ランダムパターン、オンチップの決定的テストパターンのストレージ、テスト毎クロックアーキテクチャ、マルチコア再利用—の導入を提唱することで、22nm未満の技術ノードにおける信頼性の向上、テストコストの低減、セキュリティ強化を実現する。

ABSTRACT

Many believe that in-field hardware faults are too rare in practice to justify the need for Logic Built-In Self-Test (LBIST) in a design. Until now, LBIST was primarily used in safety-critical applications. However, this may change soon. First, even if costly methods like burn-in are applied, it is no longer possible to get rid of all latent defects in devices at leading-edge technology. Second, demands for high reliability spread to consumer electronics as smartphones replace our wallets and IDs. However, today many ASIC vendors are reluctant to use LBIST. In this paper, we describe the needs for successful deployment of LBIST in the industrial practice and discuss how these needs can be addressed. Our work is hoped to attract a wider attention to this important research topic.

研究の動機と目的

• スマートフォンや接続デバイスの信頼性要件の増大に伴い、現場での故障検出ニーズが高まる中、コンsumerエレクトロニクスにおける継続的で信頼性の高い故障検出の必要性に対応する。
• 複雑な設計における誤検出、過熱、カバレッジ不足といった要因により、産業界がLBISTの導入をためらう状況を克服する。
• 従来の故障モデルで検出できないパラメトリック型および機能的トロイの影響を受ける回路改ざんを、LBISTが効果的に検出できるように強化する。
• 22nm未満の技術ノードにおけるトランジスタ数の増加とテストデータ量の増大に伴い上昇する生産テストコストを低減する。
• 安全でないアプリケーションを越えて、スケーラブルでコスト効率が良く、セキュアな高信頼性システムにLBISTを適用可能なソリューションを実現する。

提案手法

• スイッチング活動を低減し、LBISTキャプチャサイクル中のピーク/平均消費電力を抑えるために、重み付き擬似ランダムパターン生成を提案する。
• 最適化されたデータ構造と圧縮技術を用いて、オンチップに決定的トップオフテストパターンを格納する手法を導入し、最小限の面積オーバーヘッドで故障カバレッジを向上させる。
• テスト時間の大幅な短縮を実現するテスト毎クロックアーキテクチャの検討を行い、面積オーバーヘッドと性能のバランスを最適化する。
• 同一のブロックやコアに共通の擬似ランダムテストパターンジェネレータを再利用する手法を開発し、面積コストを最小限に抑える。
• 従来のLBISTとは異なり、クロスバーおよびスイッチのような規則的な構造に対してアルゴリズム的テストパターン生成を検討し、代替ソリューションを提示する。
• オフラインテストを超えて、バックアップモジュールや劣化したモジュールを監視することで、故障の早期検出を可能にする予測保全の観点からLBISTの活用を検討する。

実験結果

リサーチクエスチョン

• RQ1 テストカバレッジやテスト時間に悪影響を与えることなく、LBIST中のスイッチング活動をどのように低減できるか？
• RQ2 最小限の面積オーバーヘッドで効率的なオンチップの決定的テストパターンのストレージを実現する技術は何か？
• RQ3 テスト時間と面積コストのトレードオフを最適化できるテスト毎クロックアーキテクチャはどのように設計できるか？
• RQ4 パラメトリック型および機能的トロイの影響を受ける回路改ざんを、従来の故障モデルでは検出できない場合に、LBISTはどのようにしてそれらを検出できるように適応できるか？
• RQ5 LBISTは、現場に設置されたシステムにおける予測保全および自己修復メカニズムにおいて、どのような役割を果たせるか？

主な発見

• Intel Ivy Bridge攻撃の事例から、従来のLBISTはハードウェアトロイに起因する単純なスタックアット故障を検出できないことが示された。この際、シグネチャコンパクションがトロイに起因する故障を隠蔽していた。
• 現代のICにおけるテストコストは、全製品コストの3分の1を超えている。これは、テストデータ量の増加とATEメモリの成長が限界に達していることに起因する。
• 2013年から2018年にかけてテストデータ量は6倍に増加するが、ATEメモリ容量の増加はわずか33％にとどまる。これにより、テスト圧縮およびオンチップソリューションの導入が急務であることが浮き彫りになった。
• 擬似ランダムパターンベースのLBISTのみでは、悪意ある回路改ざんの検出が不十分であるため、故障耐性設計および自己修復メカニズムと統合する必要がある。
• LBISTはオフラインテストにとどまらず、不活性または劣化したシステム部品の監視によって、故障の早期検出を可能にする予測保全の観点から拡張可能である。
• 同一のテストパターンジェネレータを複数の同一ブロックに再利用することで、面積オーバーヘッドを著しく低減でき、複雑な設計におけるLBIST導入のスケーラブルな道筋を提供する。