[論文レビュー] Logical network implementation for cluster states and graph codes

Dirk Schlingemann|ArXiv.org|Feb 1, 2002

Interconnection Networks and Systems被引用数 4

ひとこと要約

本稿では、基本的量子ゲートを用いてクラスタ状態およびグラフ符号を実装する論理的ネットワークフレームワークを提示する。両者をハダマードおよび制御NOTゲートの体系的ネットワークによって実現できることを示しており、特に単入力グラフ符号に対しては、$ n + l - 1 $ 個の操作で実現可能なゲート数最適化構成が得られ、従来の実装と比較してリソースの過剰な消費を顕著に低減する。

ABSTRACT

In a previous paper a straight forward construction method for quantum error correcting codes, based on graphs, has been presented. These graph codes are directly related to cluster states which have been introduced by Briegel and Raussendorf. We show that the preparation of a cluster state as well as the coding operation for a graph code, can be implemented by a logical network. Concerning the qubit case each vertex corresponds to an Hadamard gate and each edge corresponds to a controlled not gate.

研究の動機と目的

• 量子コンピュータ上でクラスタ状態を準備し、グラフ符号を実装するための体系的で論理的なネットワークベースの手法を開発すること。
• グラフ構造と量子ゲートネットワークの直接的な対応関係を確立し、誤り訂正符号の体系的設計を可能にすること。
• 特に単入力グラフ符号の場合に、符号化に必要な基本的量子ゲートの数を最小限に抑えること。
• 1キュービットおよび2キュービットゲートネットワークと、グローバルに並列な操作との間のゲート数の複雑さを比較すること。

提案手法

• クラスタ状態は、各頂点にハダマードゲート、各辺に制御NOTゲートを適用する論理的ネットワークにより準備され、$ v $ 個の頂点と$ l $ 個の辺に対して合計 $ v + l $ 個の操作で実現される。
• グラフ符号の符号化には、入力キュービットにハダマードゲートを適用し、クラスタ状態準備ネットワークを実行し、その後入力に再びハダマードゲートを適用して計算基底で測定する。
• ネットワークはグラフ構造から体系的に導出され、エッジの重みによって定義される制御シフト操作と、非クリフォード的ダイナミクスを実装するためのフーリエ変換が用いられる。
• 主な技術的工夫として、入力キュービット間にエッジが存在しない場合に、フーリエ変換と制御操作の順序を入れ替えることでゲート数の削減が可能となる。
• 単入力符号の場合、フーリエ変換、制御操作、および特化された等長写像演算子を組み合わせることで、$ n + l - 1 $ 個のゲートで最小のネットワークを構築する。
• この構成は、入力状態を符号化出力状態に写像する構造的なゲートシーケンスを介して、ユニタリ演算子 $ {f u}_ ext{Γ} $、$ F $、および $ {f w}_0^* $ に関する代数的恒等式に依存する。

実験結果

リサーチクエスチョン

• RQ1 どのようにして1キュービットおよび2キュービットゲートの論理的ネットワークを用いてクラスタ状態を体系的に準備できるか？
• RQ2 特に1つの入力キュービットしか存在しない場合に、グラフ符号を実装するために必要な最小のゲート数は何か？
• RQ3 ゲートベースのネットワークと、量子計算におけるグローバルに並列な操作との間で、ゲート数の複雑さはどのように比較できるか？
• RQ4 グラフの構造を、誤り訂正符号の符号化のための量子回路に直接マッピングできるか？
• RQ5 グラフ符号の符号化とクラスタ状態準備の等価性を裏付ける代数的およびユニタリ的恒等式は何か？

主な発見

• $ v $ 個の頂点と$ l $ 個の辺を持つグラフのクラスタ状態の準備には、正確に $ v + l $ 個の基本的ゲート操作が必要である。これは、各頂点に1つのハダマードゲート、各辺に1つのCNOTゲートを適用するものである。
• 入力キュービットが$ k $ 個、出力キュービットが$ n $ 個、エッジが$ l $ 個のグラフ符号の場合、符号化ネットワークには最大で $ 3k + n + l $ 個のゲートが必要であるが、入力キュービット間にエッジが存在しない場合には $ k + n + l $ 個にまで削減される。
• 単入力の場合（$ k=1 $）、符号化ネットワークはたった $ n + l - 1 $ 個の基本的ゲートで実装可能であり、リソースコストの顕著な低減が達成される。
• 最小のネットワークは、フーリエ変換、制御シフト操作、および特化された等長写像演算子 $ {f b}_0^\Gamma $ の順序付きシーケンスによって構築され、入力状態を符号化出力状態に写像する。
• 証明により、単入力符号の論理的ネットワークが標準的な符号化手順とユニタリ的に同値であることが示され、正しさが保証されるとともにゲート数が最小化される。
• このフレームワークにより、明示的なゲートシーケンスと定量的なリソース要件を伴う、体系的でグラフに基づく量子誤り訂正符号の設計が可能になる。