[論文レビュー] Low Complexity Full Duplex MIMO: Novel Analog Cancellation Architectures and Transceiver Design

George C. Alexandropoulos, Melissa Duarte|arXiv (Cornell University)|Sep 22, 2018

Full-Duplex Wireless Communications参考文献 24被引用数 3

ひとこと要約

本稿は、全二重MIMOシステムにおける低コストアナログ自己干渉キャンセレーション構造を2つ提案する。1つは、送信・受信アンテナ数に依存しない少数のアナログタップを用いる構造であり、もう1つは補助（AUX）送信機を用いる構造である。両構造とも、効率的な信号ルーティングのためMUX/DEMUXを統合している。主な貢献は、アナログキャンセラとデジタルビームフォーマーを同時に最適化するフレームワークであり、従来手法と比較して大幅にハードウェア複雑度を低減しつつ、それぞれ60 dBおよび35 dBのアナログキャンセレーションを達成する。

ABSTRACT

Incorporating full duplex operation in Multiple Input Multiple Output (MIMO) systems provides the potential of boosting throughput performance. However, the hardware complexity of the analog self-interference canceller in emerging full duplex MIMO designs mostly scales with the number of transmit and receive antennas, thus exploiting the benefits of analog cancellation becomes impractical for full duplex MIMO transceivers, even for moderate number of antennas. In this paper, we present two novel architectures for the analog canceller comprising of reduced number of cancellation elements, compared to the state of the art, and simple multiplexers for efficient signal routing among the transmit and receive radio frequency chains. One architecture is based on analog taps (tap refers to a line of fixed delay, variable phase shifter, and attenuator) and the other on AUXiliary (AUX) Transmitters (TXs) that locally generate the cancellation signal. In contrast to the available analog cancellation architectures, the values for each tap or each AUX TX and the configuration of the multiplexers are jointly designed with the digital transmit and receive beamforming filters according to certain performance objectives. Focusing on a narrowband flat fading channel model as an example, we present a general optimization framework for the joint design of analog self-interference cancellation and digital beamforming. We also detail the sum rate optimization objective together with its derived solution for the latter architectural components. Representative computer simulation results demonstrate the superiority both in terms of hardware complexity and achievable performance of the proposed low complexity full duplex MIMO schemes over the lately available ones.

研究の動機と目的

• 全二重MIMOシステムにおけるアナログ自己干渉（SI）キャンセレーションの高コストなハードウェア複雑度を低減すること。この複雑度は、送信および受信アンテナ数に比例する。
• MIMO全二重変換器における有効なSI低減に必要なキャンセレーション素子（タップまたはAUX TX）の数を削減すること。
• アナログキャンセラパrameterとデジタルビームフォーミングフィルタを共同で最適化するフレームワークを構築し、スペクトル効率を向上させること。
• ハードウェアコストと複雑度を最小限に抑えつつ、高い性能を維持するように、全二重MIMOの実用的導入を可能にすること。

提案手法

• 送信・受信アンテナ数に依存しない少数のタップを用いる、新規のタップベースのアナログキャンセラアーキテクチャを導入。信号ルーティングにはMUX/DEMUXを用いる。
• 補助（AUX）送信機を用いるキャンセラアーキテクチャを提案。AUX送信機の数を最小限に抑え、アンテナ数に比例しない。
• 狭帯域平坦 fadingチャネルモデル下で、アナログキャンセラパrameter（タップゲインまたはAUX TX係数）とデジタルビームフォーミングフィルタを共同で設計する一般化された最適化フレームワークを構築。
• 合計スループット最大化を目的関数とし、ビームフォーミングおよびキャンセラパrameterの閉形式解を導出。これにより、計算効率が向上する。
• 実際の制限を反映させるために、タップにおける位相およびアモルプスエラー（±0.065°位相、±0.01 dBアモルプス）およびAUX TXチェーンにおける位相ノイズ（0.717°ジッタ）をハードウェア劣化要因としてモデル化。
• 理想的なキャンセレーション行列のノイズ版、$\widehat{\mathbf{C}}_k$ を用い、タップからのランダム誤差またはAUX TXにおける位相ノイズ不一致を組み込む。

実験結果

リサーチクエスチョン

• RQ1 最新の技術と比較して、アンテナ数に比例するが、大幅に少ないハードウェア素子で、全二重MIMOにおけるアナログ自己干渉キャンセレーションを実現できるか？
• RQ2 アナログキャンセラとデジタルビームフォーマーの共同設計は、ハードウェア複雑度を低減しつつスペクトル効率をどのように向上させることができるか？
• RQ3 位相およびアモルプスエラー（タップで）、またはAUX TXにおける位相ノイズ（実際のハードウェア劣化要因）を考慮した場合、達成可能なアナログキャンセレーション性能（dB単位）はどの程度か？
• RQ4 提案されたアーキテクチャは、非理想的なハードウェア条件でも、従来手法と比較して高い性能を維持できるか？

主な発見

• 提案されたタップベースのアーキテクチャは、±0.065°の位相エラーおよび±0.01 dBのアモルプスエラーという実際のハードウェア劣化要因が存在しても、1タップあたり約60 dBのアナログ自己干渉キャンセレーションを達成する。
• AUX TXベースのアーキテクチャは、0.717°ジッタを伴う実際の位相ノイズ条件下で、1つの補助送信機あたり約35 dBのアナログキャンセレーションを達成する。
• 必要なタップ数またはAUX TX数は、コスト、サイズ、性能制約に基づき事前に選択可能であり、柔軟なシステム設計を可能にする。
• シミュレーション結果は、既存の全二重MIMO方式と比較して、スペクトル効率およびハードウェア複雑度の両面で優れた性能を示す。
• 共同最適化フレームワークにより、アナログキャンセレーションとデジタルビームフォーミングがうまくバランスされ、SI低減のための空間自由度を犠牲にすることなく実現された。
• MUX/DEMUXの使用により、両アーキテクチャで効率的な信号ルーティングが可能となり、複雑な接続を回避し、さらにハードウェアコストを低減した。