[論文レビュー] Massive MIMO with Arbitrary Non-Ideal Arrays: Hardware Scaling Laws and Circuit-Aware Design

Emil Björnson, Michail Matthaiou+1 more|arXiv (Cornell University)|Jan 1, 2014

Advanced MIMO Systems Optimization被引用数 13

ひとこと要約

この論文は、任意で非理想的なアンテナアレイを有する大規模MIMOシステムにおけるハードウェアスケーリング則を確立し、位相ドリフトや加法的歪みなどのハードウェア制限があってもユーザーレートが依然として頑健であることを証明している。回路に配慮した設計により、回路消費電力がNに線形に増加するのではなく√Nに増加することを示しており、大規模アレイのコスト効率の良い展開を可能にしている。

ABSTRACT

Massive multiple-input multiple-output (MIMO) systems are cellular networks where the base stations (BSs) are equipped with unconventionally many antennas, deployed on co-located or distributed arrays. Huge spatial degrees-of-freedom are achieved by coherent processing over these massive arrays, which provide strong signal gains, resilience to imperfect channel knowledge, and low interference. This comes at the price of more infrastructure; the hardware cost and circuit power consumption scale linearly/affinely with the number of BS antennas $N$. Hence, the key to cost-efficient deployment of large arrays is low-cost antenna branches with low circuit power, in contrast to today's conventional expensive and power-hungry BS antenna branches. Such low-cost transceivers are prone to hardware imperfections, but it has been conjectured that the huge degrees-of-freedom would bring robustness to such imperfections. We prove this claim for a generalized uplink system with multiplicative phase-drifts, additive distortion noise, and noise amplification. Specifically, we derive closed-form expressions for the user rates and a scaling law that shows how fast the hardware imperfections can increase with $N$ while maintaining high rates. The connection between this scaling law and the power consumption of different transceiver circuits is rigorously exemplified. This reveals that one can make the circuit power increase as $\sqrt{N}$, instead of linearly, by careful circuit-aware system design.

研究の動機と目的

• 任意で非理想的なアレイを有する大規模MIMOシステムにおける、位相ドリフト、加法的歪み、ノイズ増幅といったハードウェアの欠陥が及ぼす影響を調査すること。
• 上行リンク大規模MIMOにおけるハードウェアの不完全さとシステム性能の根本的トレードオフを特定すること。
• 大規模MIMOのスペクトル効率を維持しつつ、アンテナ数Nとともにハードウェアの欠陥がどの程度まで増加できるかを定量化するスケーリング則を導出すること。
• これらのスケーリング則を実際の回路消費電力に結びつけ、低消費電力でコスト効率の良い受信機・送信機設計を可能にすること。

提案手法

• 乗法的位相ドリフトと加法的歪みノイズを有する一般化された上行リンク大規模MIMOシステムにおけるユーザーレートの閉形式表現を導出する。
• 空間自由度を活用し、チャネル不確実性を低減するために、大規模アレイ上でコherent処理を実施する。
• ハードウェアの欠陥が√Nに比例して増加しても高いスペクトル効率を維持できるというスケーリング則を確立する。
• 導出されたスケーリング則をさまざまな受信機・送信機回路の消費電力に結びつけ、回路に配慮したシステム設計を可能にする。
• 数学的解析を用いて、ハードウェア設計を最適化することで、回路消費電力がNに線形に増加するのではなく√Nに増加することを証明する。
• 実用的な展開制約を反映するために、ノイズ増幅や非理想的な部品を含む現実的なモデルを検討する。

実験結果

リサーチクエスチョン

• RQ1 任意で非理想的なアレイを有する大規模MIMOシステムにおいて、位相ドリフトや加法的歪みといったハードウェアの欠陥がユーザーレートにどのように影響を与えるか？
• RQ2 アンテナ数Nとともに、ハードウェアの不完全さがどの程度まで増加できるかが、高いスペクトル効率を維持できるか？
• RQ3 知的なシステム設計により、回路消費電力のNに比例する増加を、非線形に増加するものに低減できるか？
• RQ4 導出されたスケーリング則と、大規模MIMOシステムにおける実際の受信機・送信機回路の消費電力の関係は何か？

主な発見

• 大規模MIMOが有する大きな空間自由度のおかげで、位相ドリフトや加法的歪みといったハードウェアの欠陥は√Nに比例して増加しつつも、高いユーザーレートを維持できる。
• システムはハードウェアの不完全さに対して頑健な性能を示しており、大規模アレイが本質的に非理想的なハードウェア効果を緩和することを確認した。
• 回路に配慮したシステム設計により、回路消費電力は線形スケーリング（O(N)）から√Nスケーリング（O(√N)）に低減できる。
• 導出されたスケーリング則は、大規模MIMO展開におけるハードウェア品質とシステムコストのバランスを取るための定量的設計指針を提供する。
• 閉形式のレート式により、現実的なハードウェア制約下での性能評価と最適化が正確に可能になる。
• 適切なシステムレベル設計と組み合わせることで、低コスト・低消費電力の受信機・送信機が大規模MIMOに実現可能であると示した。